Prsentation PowerPoint

Technologie des pucestechnologie NSchma lectriqueBut de cette leon Montrer les liens entre 3 niveaux: 1- lectrique (transistors et connexions) 2- Masque dessins (tape ultime conception) 3- Circuit fabriqu (technologie) Les fondeurs de Silicium imposent des Rgles de Conception 1- Rgles de Dessin des masques 2- Rgles lectriques dessin symbolique

Dessin des masques

Fabrication des masques

oprations technologiques

circuit fabriqu

ConceptionTechnologieRappel: Ltape ultime de la conception est le dessin des masquestechnologie NCristal de silicium pur

noyaulectrons de valencettradre14Synthse: Jean Louis Noulet INSAtechnologie NCristal de silicium purSiSiSiSiSiSiSiSiSiSiSiSinoyaulectrons de valencettradrecomme carbone, germanium, tain, 14technologie NSilicium dop NSiSiSiSiPSiSiSiSiPpentavalentPhosphorelectron dlogpar l'agitationtechnologie NSilicium dop PSiSiSiSiBSiSiSiSiBtrivalent1 pour 1000 1 000 000 SiBoretechnologie NJonction pn_+dop Ndop P_+dop Ndop PPBlectrontrou_++_noyau (fixe)noyau (fixe)mobileZone dpourvue de charges mobilesnpdop Ndop Psiliciumdop Ndop Ptechnologie NMOS: Mtal/Oxyde/SemiconducteurSDsubstrat (bulk)GrilleSource SDrain DGrille ou Gate GOxydeSemiconducteur Au dbut (RCA 1962) la grille tait en Aluminium d'o le nom MOS: Mtal/Oxyde/Semiconducteur Le MOS est parfaitement symtrique et on appelle SOURCE (d'lectrons) le cot le plus ngatif (le plus positif pour les PMos) Le substrat est mis la masse ( Vdd pour les PMos) (Si O )2Silicium doptechnologie NMOS: isolation par diode Entre les zones ayant des lectrons (-) libres et celle ayant un dficit d'lectrons (+) il y a une zone dpourvue de tout porteur et donc non conductrice ou isolante ( condition que les jonctions PN soient correctement polarises)--------------------------------------------------------------------+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++Substrat (dop P ) Source et Drain dops Ntechnologie NMOS: Effet d'un champs lectriqueGrille__+__+_++ Champs vertical: porteurs attires ou repousses: changement de la concentration Champs horizontal: vitesselimite par la mobilitdes porteursisolantSi O2technologie NMOS: tat bloquSDBulk (substrat)GrilleVgs Si Vgs est infrieur Vt (tension de seuil dpendant du dopage et de l'paisseur d'oxyde) le transistor est bloqu Sa conduction extrmement faible est exploite en micropuissance La rsistance de la couche d'oxyde est > 1012W.

oxydetechnologie NMOS: tat passantSDBulk (substrat)Grille Si Vgs est suprieur Vt (tension de seuil) le transistor conduit Les charges positives sont repousses vers le bas et les chargesngatives (lectrons) attires vers le haut s'accumulent sous la grille.Il y a inversion, et cration d'un canal. Si le champs augmente, la densit de charges augmente et la profondeur du canal augmente galement. Les charges disponibles croissent comme le carr du champs technologie NMOS: tat saturSDBulk (substrat)Grille Si Vd augmente trop alors Vgd devient infrieur Vt alors le MOS se bloque du ct du drain. Plus Vd augmente, plus la rsistance du MOS augmente. Le courant reste alors constant. On dit que le MOS sature. Vd augmenteGrilleSSSSDtechnologie NMOS: tat saturRSS'DGIDSV = V + R * I DSS'SLa tension en S' contrle le transistor par VGS Le courant IDS contrle le transistor Le courant IDS reste constant canal du transistorI VDSS'VGS'I DSI VDSS'VGS'I DS}I DSconstantpartie pincetechnologie NCoupe d'un transistorpolyoxyde poly oxyde substratoxyde diffusion substratdiffusionmtal (aluminium)contactsUn circuit intgr est une superposition de couches, semi-conductrices, conductrices ou isolanteSi O2technologie NPhotogravure: expositionSiliciumDpotRsine photosensiblelumire ultra-violette faisceau d'lectrons rayons X exposition travers un masque opaqueAlu vaporation condensation SiO2 oxydation prciptationTournetteforce centrifugepour tendrevaporation solvantcuisson technologie NPhotogravure: expositionmasque plein champsphotorptition sur tranche6"technologie NPhotogravure: expositionRsolution= 0,5 l / ouverture Actuellement l = 250 nm rsolution = 0,25 profondeur de champs = Pas de masque rsolution = 0,1 alignement = 0,2 petite srie (prototype) dispersion des lectronsrticuleobjectifcanon lectronsplaques lectrostatiques balayagetechnologie NGravures des zones non masquesRsine ngative (durcie par U.V.)Rsine positive (dcompose par U.V.)dveloppement et dissolution de la rsine gravure chimique des zones non protges par la rsinele reste de la rsine est dissout et le circuit est lavtechnologie NFabrication d'un transistorlongueur dessinelongueur effectivedbordementimplantationrecuitgravure1,0 200 diffusion Nsilicium polycristallingrille(1000 / 1200)implantationtechnologie NTransistor fabriqusubstratdrainsourcegrille (longueur L) (largeur W)grillesourcedrainsubstratsubstratJonction PN ou Diodeisolant de grille paisseur ecanal (longueur L) (largeur W)technologie N Maigrissement homothtique a des technologiesLongueur de canal L 1/a Largeur de canal W 1/a paisseur disolation de grille e 1/a Tension dalimentation Vdd 1/a Taille des fils 1/a Dopage substrat a Densit (transistors/surface) = 1/WL a2 Vitesse (inverse du dlai) = I.e/V.W.L a Puissance totale dissipe 1/a2LL/adopage du substrat Pdopage P.apaisseur ee/achamps lectriquetechnologie NDiminution a de la tension dalimentation Vdd Augmentation du dlai 1/aDiminution de la puissance 1/a2 perage disolant lectromigration lectrons chauds saturation de la vitesse des porteurs augmentation de la rsistance diminution de la mobilittechnologie NTransistors complmentaires fabriqus sur le mme substratgrillegrilledop Pdop Ndop N profonddop P+Puits ou caisson cre pour permettre la fabrication d'un transistor P sur un substrat initial Ptechnologie NEtapes de fabrication (1)dcoupe dans l'oxydemasqueoxydeVerre (quartz)oxyde de chromemasque dessin par le concepteurtechnologie NEtapes de fabrication (2)oxydegrillemise en place de la grillemasque dessin par le concepteurmasquetechnologie NEtapes de fabrication (3)implantation de phosphore ou arsenic dans le substratsubstratIons d'ARSENIC ou PHOSPHORE pour la diffusion N et de BORE pour P La grille et l'oxyde pais servent de masquediffusion NgrilleIndpendant du concepteurtechnologie NEtapes de fabrication (4)Substrat ( quipotentielle )diffusion 1 ( quipotentielle)diffusion 2 connexion conditionnelle entre diffusion 1 et 2Le transistor est parfaitement align avec sa grille (technologie autoaligne)Grille ( souleve pour voir le canal )diffusiongrilletechnologie NConnexions de transistorsgrilleschma lectrique quivalenttransistor Nconnexion en diffusionconnexion en polyRemarque: on construit simultanment les connexions de bas niveau (poly et diff) et les transistors technologie NTrois vues de 2 transistors(bas niveau)ElectriqueDessin des masquesVue en coupetechnologie NOxyde mince Photolithographie des zones actives Croissance de l'oxyde paisImplantation slective (ajustement seuils)Dpt et Photolithographie du polysilicium ImplantationA la fin de ces oprations les transistors sont dfinis. Il reste les interconnectertechnologie NDpt puis gravure de l'oxyde pais (CVD)Dpt puis gravure des connexions en aluminiumDpt d'oxyde, gravuredpt d'aluminium, gravure des autres niveaux d'interconnexiontechnologie NCot d'une PuceCpuce = Cprocess + Ctest + Cbotier + CtestCprocess = Ctranche(Puces/tranche)*RdmpucePuces/tranche= *(Ftranche/2)2Spuce - *Ftranche2*Spuce - motif testRdmpuce = Rdmtranche1+densitdfaut*Spuce=Cot de fabrication d'un circuit (puce)Cpuce=Part du process dans le cot totalCprocess=Cot de fabrication d'une trancheCtranche=Surface de la puceSpuce=Nombre de puces bonnes rapport au total Rdmpuce=Nombre de tranches bonnes rapport au total Rdmtranchetechnologie NInterconnexionsmtal 2mtal 1polycristallindiffusionsViaContactsbody N+diff Pdiff Nbody P+(technologies 2 niveaux de mtal)connexion d'quipotentiellesLe via et le contact ne peuvent tre superposstechnologie NRgles de dessin des masques ECPD152,42,4implantations1,613,2diffusion2,4polycristallinpas 5,21,61,611,60,82,4mtal 1 et mtal 2pas 5,62,412,42,22,2distance via bord poly4,84,8diff Pdiff Nbord du puits N2,0contactscontact (mtal 1/poly, mtal1/diff) Via (mtal1/mtal2)Valeurs minimumsauf taille decontacts et desvias (2 x 2) 2,01,62,00,81,42,4transistortechnologie NRgles de dessin des masques ECPD10implantations1,00,752,01,51,01,00,751,00,51,51,50,751,5contactscontact (mtal 1/poly, mtal1/diff) Via (mtal1/mtal2)diffusionpolycristallinmtal 1 et mtal 21,51,25pas 3,25pas 3,5Valeurs minimumsauf taille descontacts et desvias (1 x 1) 1,00,51,01,5transistor1,01,01,53,01,53,0diff Pdiff Nbord du puits Ndistance via bord poly1,5contact ou viatechnologie NRgles de dessin des masques ECPD071,21,2implantations0,80,51,6diffusion1,2polycristallinpas 2,60,80,80,50,80,41,2mtal 1 et mtal 2pas 2,81,20,51,20,81,00,40,71,21,1distance via bord polytransistor2,42,4diff Pdiff Nbord du puits N1,0contactscontact (mtal 1/poly, mtal1/diff)Via (mtal1/mtal2)Valeurs minimumsauf taille descontacts et desvias (1 x 1) 1,02,01,01,1technologie NRgles de dessin des masques AMS 0.6diff Pdiff Nbord du puits N1,81,80,70,6Valeurs minimum sauf taille des contacts (0,6 x 0,6)et des vias (0,7 x 0,7)ImplantationsP et Ndiffusionpolycristallinmtal 2transistormtal 11,20,80,80,80,90,90,60,60,60,6contacts0,30,40,40,40,40,30,60,50,60,80,90,90,80,4Distance implantation0,8 si P et 0,4 si Nviascontactstechnologie N9,6121,61,4212,4diffusionpolycristallinmtal (alu1)mtal (alu1)mtal (alu1)2,41,611,4technologie N