chapitre ii : méthode de caractérisation micro-ondes...

METHODE DE CARACTERISATION MICRO-ONDES DES MOSFET SOI

89

Chapitre II : Méthode de caractérisation micro-ondes des MOSFET SOI

Le chapitre précédent introduit les principales notions relatives au MOSFET et à son fonctionnement en polarisation statique. Après avoir décrit le comportement général des MOSFET SOI, les phénomènes physiques intrinsèques dominants lorsque les dimensions du transistor diminuent sont explicités ainsi que les effets liés à la structure SOI. Ainsi, le chapitre précédent indique les zones de fonctionnement où la théorie classique des transistors à canal long ne s'applique plus. Le chapitre IV s'appuiera sur cette étude et les résultats de mesure afin d'évaluer les interactions entre les phénomènes physiques liés au MOSFET SOI partiellement déserté et son comportement en régime analogique petit signal micro-ondes. Auparavant, il est nécessaire de donner des éléments d'information concernant les techniques de mesure et de caractérisation des MOSFET SOI fonctionnant dans le domaine des micro-ondes. Par conséquent, le premier objectif de ce chapitre est d'expliquer la méthode retenue pour la mesure des caractéristiques des MOSFET SOI dans les micro-ondes parmi les méthodes de mesure des dispositifs en petit signal. Cette méthode est décrite dans la première partie de ce chapitre. Ensuite, à partir des résultats de mesure, il est nécessaire de caractériser la structure du MOSFET SOI partiellement déserté par rapport à un modèle comportemental. Ainsi, le modèle comportemental choisi est décrit dans la seconde partie de ce chapitre qui s'achève sur la méthode de caractérisation choisie. Enfin, la dernière partie de ce chapitre situe, en terme de performances comme par exemple les gains ou les fréquences de coupure, les MOSFET SOI partiellement désertés en technologie 0,13 µm par rapport aux autres technologies.

À noter que les aspects liés au bruit électronique seront abordés dans le chapitre suivant.

1- La réponse fréquentielle

Soit un dispositif polarisé en statique dans un régime de fonctionnement spécifique, la réponse fréquentielle est l'analyse du signal reçu en sortie d'un dispositif lorsque celui-ci est excité en entrée par un signal complexe analogique de faible amplitude. i(ω) et v(ω) correspondent respectivement à une excitation analogique en courant et en tension, dépendant de la pulsation ω du signal. Ainsi, en appliquant un signal X(ω) en entrée d'un élément à analyser, une partie du signal, X'(ω), est réfléchie en direction du générateur tandis que l'autre partie, Y(ω) reçue par la charge, est amplifiée ou atténuée. Le dispositif peut être vu comme une boîte noire dont les fonctions de transfert intrinsèques renseignent de son comportement analogique. Chaque lieu de polarisation ou port est référencé à un autre point qui agira comme une ‛‛masse” analogique ou une référence. Cette masse peut être à un potentiel non nul. Suivant les besoins de l'étude, les fonctions de transfert correspondent aux paramètres Z, Y, H, A, T, ou S du dispositif à N ports (voir annexe III). N peut être supérieur à 2.

Les dispositifs étudiés dans ce mémoire sont polarisés dans divers régimes de fonctionnement. La source correspond à la masse analogique. Ainsi, les MOSFET SOI sont à source commune. La grille et le drain constituent les deux ports.

CHAPITRE II

90

1.1 Le signal analogique micro-onde

En analogique micro-onde, un signal émis à l'entrée d'un dispositif est en partie transmis par le dispositif[1]. Le reste est réfléchi en direction du générateur. Le coefficient de réflexion, Γ, s'exprime par vréfléchi/vincident

1. À noter que le taux d'ondulation, VSWR, correspond au rapport (1+|Γ|)/(1-|Γ|). Ce taux vaut 1 lorsqu'il n'y a pas d'ondulation d'amplitude sur le signal émis (pas de réflexion), et ∞ lorsque cette ondulation est importante (réflexion complète). À partir de la connaissance de Γ, il est possible de construire le diagramme de Smith. Ce diagramme est employé pour définir le caractère inductif ou capacitif de l'étage réflecteur du dispositif étudié[2]. Les caractères inductifs ou capacitifs deviennent dominant lorsque Γ>0 et Γ<0 respectivement. Γ=-1, 0, +1 correspondent respectivement à un court-circuit, circuit adapté et un circuit ouvert.

À partir des radio-fréquences, c'est-à-dire au-delà d'une dizaine de MHz, la mesure des dispositifs présentant un comportement proche du court-circuit ou du circuit ouvert devient difficile, comme par exemple la mesure d'un signal envoyé sur la grille d'un MOSFET à source commune. Une solution est l'emploie de lignes d'adaptation mais ceux-ci peuvent perturber la mesure et rendre instable le dispositif à mesurer. En plus, l'adaptation s'effectue que pour une fréquence donnée. Une autre possibilité est la mesure des paramètres S.

Les paramètres S ont été introduits en 1960 et 1961 par J. K. Hunton[3] et D. C. Youla[4], et ont été généralisés par K. Kurokawa en 1965[5]. Les paramètres S correspondent au rapport

entre une onde incidente de puissance ( )

0

02 Re

v Z ia

Z

+= et une onde réfléchie

( )0

02 Re

v Z ib

Z

−= .

v et i sont les tensions et courants circulant dans le port étudié. Re(Z0) est la partie réelle de l'impédance caractéristique de la source ou de la charge. Z0 est défini à 50 Ω. a2 et b2 représente la puissance de l'onde[6]. Un dispositif 2 ports est décrit par les paramètres par :

b1=S11a1+S12a2 b2=S21a1+S22a2

Les indices 1 et 2 correspondent au port 1 ou 2 du dispositif étudié. Un diagramme de fluence est donné à l'annexe III afin d'expliquer le comportement des paramètres S dans un quadripôle.

1.2 Les moyens de mesures

La mesure des paramètres S d'un dispositif utilise un analyseur spécifique : l'analyseur vectoriel de réseaux ou ‛‛Vector Network Analyser” ou VNA, voir figure 1. Cet analyseur est composé[7] d'une source qui génère le signal incident. La source est un étage VCO/PLL2. Ensuite, un dispositif de séparation permet de scinder le signal à la sortie de la source en trois parties : le signal de référence pour le calcul des paramètres a et b, le signal incident envoyé au dispositif sous test ou DUT3 et le signal réfléchi ou transmis. Cet étage est réalisé à l'aide de ponts et coupleurs directionnels, et de diviseurs de puissance. Des étages de réception assurent ensuite des tâches de traitement afin d'ajuster le signal mesuré par rapport au calibrage et le mettre en forme pour afficher, sauvegarder, et transmettre les données.

1 Le coefficient de réflexion présenté ici est, en toute rigueur le coefficient de réflexion en tension. Celui-ci

peut être également défini en courant ou en puissance. Cependant, pour ce dernier cas, sa valeur a la dimension du carré de la valeur du coefficient de réflexion en tension. C'est-à-dire que dans le calcul du VSWR, il faudra utiliser √Γpuissance à la place de Γ.

2 VCO = ‛‛Voltage-Controlled Oscillator” ou oscillateur contrôlé par tension. PLL = ‛‛Phase Loop Locked” ou boucle à verrouillage de phase. 3 DUT = ‛‛Device Under Test” ou dispositif sous test.


91

Figure 1 : Schéma bloc du fonctionnement d'un VNA

1.3 Le calibrage

La figure 2 représente le banc de mesure utilisé pour l'étude des dispositifs par des paramètres S. Les deux ports de l'analyseur vectoriel de réseau sont reliés au DUT par des câbles et des connecteurs à faibles pertes. Un appareil relié au VNA assure la polarisation statique du DUT.

Figure 2 : Schéma du banc pour la mesure des paramètres S du DUT

La mesure des dispositifs s'effectue sur des tranches de silicium. Pour transmettre le signal, des sondes relient les câbles aux plots de mesure situés sur la plaque de test. Le signal analogique doit donc traverser plusieurs éléments depuis la source pour arriver au niveau du DUT. Ceux-ci impliquent des pertes qui affectent le niveau de puissance du signal émis et reçu. Afin de prendre en compte ces différents phénomènes, il est nécessaire de calibrer le banc avant d'effectuer la mesure[8,9]. Pour cela, des mesures sont effectuées sur des motifs standard dont la réponse fréquentielle est connue. Ensuite, un algorithme de calcul estime les paramètres d'erreur qui sont soustraits à la mesure.

Dispositif sous test (DUT)

Incident Réfléchi Transmis

Détecteur Réception

TraitementAffichage

Séparation du signal

(R) (A) (B)

Source

Données sauvegardées & calibrage

VNA0 2 4 6 8 10

2

4

6

8

10

Fréquence en Hz

dB

0 2 4 6 8 10

2

4

6

8

10

Fréquence en Hz

dB

DUT

Port 1 Port 2

DC

Connecteurs + sondes

A A'

B'B

Sondes RF

CHAPITRE II

92

Toutes les techniques pour calibrer un banc de mesure de paramètres S utilisent au moins

trois des quatre motifs suivant : un motif circuit ouvert ou ‛‛open”, un motif court-circuit ou ‛‛short”, une charge adaptée ou ‛‛load” et une ligne de transmission ou ‛‛thru line”. Ces motifs sont illustrés à la figure 3. Ces techniques de calibrage peuvent être regroupées en deux catégories. La première est basée sur la mesure des motifs de calibrage et la réponse d'après leur modélisation. La seconde méthode traite directement les coefficients de réflexion et de transmission de la ligne de transmission. Pour cette dernière technique, la connaissance des caractéristiques des motifs n'est pas obligatoire. Des motifs non précis peuvent être employés sans détériorer l'intégrité du calibrage.

Figure 3 : Structures utilisées pour les différentes techniques de calibrage; a) motif ‛‛open”; b) motif ‛‛short”; c) motif ‛‛thru line”; d) motif ‛‛load”.

Après le calibrage, les plans de référence, c'est-à-dire la frontière séparant les éléments calibrés du DUT, se situent au bout des sondes.

1.3.1 SOLT

La méthode SOLT (Short Open Load Thru) utilise les quatre standards présentés à la figure 3. Cette technique nécessite de trouver les 12 termes d'erreurs impliqués par l'appareillage de mesure à partir de la connaissance des caractéristiques des quatre motifs. Le principal inconvénient de cette méthode populaire est l'obtention d'une bonne estimation des paramètres caractérisant les motifs. Une erreur sur l'estimation de ces paramètres entraîne une forte erreur du placement de ces standards sur l'abaque de Smith. À noter que pour une mesure sur un seul port, seuls les motifs ‛‛short”, ‛‛open” et ‛‛load” sont utilisés.

1.3.2 TRL/LRM

Le calibrage TRL[10] (Thru Reflect Line) repose sur les caractéristiques de la seconde ligne de transmission. Son impédance caractéristique Z0 détermine l'impédance caractéristique de l'ensemble du système de mesure. Celle-ci doit donc être définie précisément. Cette technique se base également sur la recherche les 12 termes d'erreur par l'intermédiaire de 16 mesures. Les motifs de réflexion doivent être identique sur les deux ports soit en utilisant des motifs ‛‛short” soit des motifs ‛‛open”.

Un avantage de la TRL est que les motifs de réflexion ne doivent pas être obligatoirement parfait mais avoir |Г|~1. Cette méthode est intéressante pour des mesures au-delà de 15 GHz. De meilleurs résultats sont obtenus par rapport à la méthode SOLT. Un inconvénient est que la TRL limite la plage fréquentielle de mesure. Par rapport à la première ligne, la seconde ligne de transmission doit avoir une longueur supplémentaire égale λ/4 à la fréquence centrale, soit un déphasage de 90°. Lorsque la longueur de l'onde se rapproche de λ ou λ/2, les deux lignes sont électriquement identiques. Autrement dit, cela revient à mesurer deux fois la même ligne de transmission et donc, des informations sont manquantes pour traiter les erreurs. Le déphasage en fonction de la fréquence de la seconde ligne de transmission est restreint à 20° et 160°. Ceci implique une plage de fréquence d'utilisation maximale égale à 8 fois la fréquence minimale[11]. Les équations sont données à l'annexe II. Pour des mesures dans une plus large gamme de

a) b) c) d)


93

fréquence, la solution est d'utiliser plusieurs lignes de transmission[12]. D'autres techniques de calibrage sont issues de la TRL[13,14] comme la TRA, TSD, LRL[15], LRRM 4.

La technique LRM est également une méthode dérivée du calibrage TRL. La seconde ligne de transmission est remplacée par un motif d'adaptation qui impose l'impédance de référence. Par cette méthode, il est possible de s'affranchir de la limitation de bande de fréquence engendrée avec la seconde ligne de transmission dans le cas de la TRL. Les performances de la TRL par rapport au calibrage SOLT sont conservées.

1.3.3 Méthode de calibrage choisie et Précautions à prendre pour la mesure

La méthode de calibrage LRM est apparue comme la plus fiable et la plus simple à développer. En effet, après le calibrage du banc de mesure, plusieurs motifs différents de ceux employés lors du calibrage sont mesurés afin de révéler tous problèmes lors du calibrage. Les motifs testés sous pointes proviennent de différents fournisseurs de kits de calibrage. Ces motifs sont constitués de lignes de transmission de longueurs différentes et de motifs circuit ouvert, court-circuit et charges 50 Ohm. Ainsi, à l'aide d'un calibrage LRM, il est aisé d'obtenir des performances inférieures ± 0,05 dB pour les paramètres S12 et S21 d'une ligne de transmission, sur toute la plage de mesure, alors que pour un calibrage SOLT, ces performances se situent autour de ± 0,2 dB. De plus, la répétitivité des mesures est accrue à l'aide d'un calibrage LRM, par rapport à un calibrage SOLT.

Lors de la mesure de dispositifs fonctionnant dans les micro-ondes, quelques précautions

sont nécessaires afin de s'affranchir de bruits parasites extérieurs supplémentaires. Il faut[16,17] : • Veiller à un bon équilibre thermique pendant tout le temps des mesures (∆Tamb<1 °K). • Utiliser des connecteurs propres et non endommagés. • Employer des câbles protégés. • Utiliser une salle protégée des champs électriques extérieurs émis par les appareillages

sans fil comme les téléphones mobiles ou les réseaux sans fils. • Limiter les émissions électromagnétiques à l'intérieur de la salle, provenant des

appareils de mesure, des lampes électriques, des appareils RF domestiques. • Éliminer les vibrations mécaniques au niveau du contact entre les sondes et la plaque

de test. À noter que conjointement à une caractérisation en petit signal, une étude du bruit

électronique a été menée. Les méthodes traitées dans cette première partie seront utilisées afin de déterminer les caractéristiques du banc de mesure de bruit et de s'affranchir des pertes liées à l'appareillage de mesure.

4 TRA = Thru Reflect Attenuator; TSD = Thru Short Delay; LRL = Ligne Reflect Line; LRRM = Line

Reflect Reflect Match

CHAPITRE II

94

2- Extraction de paramètres

L'objectif de cette partie est de donner les techniques nécessaires à la caractérisation des MOSFET SOI partiellement déserté. En s'appuyant sur des modèles comportementaux en petit signal, l'extraction des paramètres s'effectue en plusieurs étapes comme il est illustré à la figure 4.

Figure 4 : Diagramme reflétant la chronologie à suivre pour l'étude des paramètres petit signal des transistors.

La première étape qui suit la mesure, consiste à éliminer les effets des lignes d'accès et des plots de contact. Cette étape est communément appelée épluchage ou ‛‛de-embedding”. Ensuite, les éléments extrinsèques au transistor, comme les capacités équivalentes entre la grille, la source et le drain, sont évalués par une méthode d'ajustement de courbes. Après avoir vérifié les valeurs obtenues précédemment, une autre phase d'ajustement de courbes assure l'estimation des paramètres intrinsèques du MOSFET SOI partiellement déserté. À la suite d'une seconde vérification du modèle impliquant tout les paramètres extraits, il est possible d'analyser les valeurs des éléments extraits comme gds, gm mais également les paramètres de mérite comme les fréquences de transfert.

Caractérisation

Mesure

Épluchage + corrections

Vérification

gm gds fT fmax Av (…)

Estimation des erreurs

Estimation des éléments

extrinsèques

Estimation des éléments

intrinsèques

Modèle petit signal


95

2.1 L'épluchage

Les dispositifs mesurés sont composés du transistor enfouis sous plusieurs couches de métallisation et d'oxyde comme celui qui est représenté à la figure 5-a. Ces métallisations regroupent les lignes d'accès et les plots de contact à la surface de la plaque de test. Afin d'éliminer les contributions de ces éléments sur la mesure, une méthode d'épluchage des données, ou ‛‛de-embedding” en anglais, est appliquée. L'objectif est d'obtenir des données mesurées du transistor affranchies des perturbations induites par ces lignes d'accès. Les effets de ces éléments ont principalement un comportement résistif, inductif et capacitif, ce qui est illustré à la figure 5-b.

Figure 5 : Représentations du MOSFET SOI avec ses lignes d'accès et ses plots. a) Dessin du MOSFET SOI avec deux niveaux de métallisation, les échelles ne sont pas respectées. B) Schéma équivalent des plots et lignes d'accès avec leurs contributions.

Ces phénomènes parasites sont pris en compte et éliminés en utilisant des motifs passifs présents sur la plaque de test. Ces structures sont des motifs de type circuit ouvert, court circuit ou ligne de transmission dont le dessin des plots et des lignes d'accès est identique à celui des transistors mesurés, voir figure 6.

Figure 6 : Motifs employés pour l'épluchage. a) motif circuit ouvert ou ‛‛Open”; b) motif court-circuit ou ‛‛Short”; c) ligne de transmission ou ‛‛Thru”; d) charges adaptées ou ‛‛Load”.

À partir de la mesure du comportement en petit signal des plots et des lignes d'accès, leurs contributions à la mesure du DUT sont éliminées en appliquant une simple soustraction matricielle des paramètres Y ou Z mesurés de ces motifs à ceux du DUT. Les paramètres Y et Z sont définis à l'annexe III. Le modèle du dispositif sous test avant épluchage est représenté à la figure 7. Ce modèle prend en compte les effets résistifs et inductifs dus aux contact des sondes, aux plots et aux lignes d’accès. La figure 7 illustre également les contributions capacitives introduites par les lignes de champ qui se propagent d'un plot ou une ligne d'accès à un autre par l'intermédiaire de l'aire ou des oxydes.

a) b)

a) b) c) d)

Plans de référence après calibrage

G D

S

S S

S

Transistor sous test

CHAPITRE II

96

Figure 7 : Schéma, sous forme de quadripôle, représentant le transistor étudié entouré des effets liés aux plots de contact et aux lignes d'accès.

Dans la suite de cette partie, [Xxxx] fait référence à la matrice des paramètres S, Y ou Z du dispositif repéré par l'indice xxx. Les dispositifs DUT, ‛‛Open”, ‛‛Short” et FET font références, respectivement, aux dispositifs sous test, aux motifs circuit-ouvert, aux motifs court-circuit et aux transistors étudiés (où les effets des lignes et des plots ont été supprimés). Plusieurs techniques d'épluchage permettent de s'affranchir en partie de ces effets parasites dans les dispositifs sous test. Ces méthodes sont au nombre de sept. Elles peuvent être classées suivant leur difficulté de calcul et/ou de mise en place dans le traitement des mesures. Afin de permettre au lecteur une plus grande souplesse dans l'analyse de ses résultats, ces techniques sont listées ci-après par ordre de complexité, d'après[8,18].

1. Motif circuit-ouvert uniquement La mesure du motif ‛‛Open” permet d'évaluer les admittances parallèles. Ces admittances

sont liées à des effets capacitifs, entre les plots signal/masse et signal/signal, dus à l'oxyde, à l'air et au substrat. À partir des paramètres Y du motif ‛‛Open”, les paramètres du FET sont déterminés selon :

[ ] [ ]FET DUT OpenY Y Y⎡ ⎤= − ⎣ ⎦ (1) Cette méthode est essentiellement employée pour supprimer grossièrement les effets des

lignes dans les circuits analogiques.

2. Structure ‛‛Open” et ‛‛Short” En plus des admittances de shunt, des effets de type résistif dues aux plots de contact et

aux lignes d'accès s'ajoutent aux pertes. La mesure du motif ‛‛Short” prend en compte ces effets qui seront éliminés grâce à lui. En insérant les paramètres Z du motif Short dans (1), la technique de "de-embedding” devient :

[ ] [ ] [ ][ ]( )

[ ] [ ]

= −

⎡ ⎤ ⎡ ⎤= −⎣ ⎦ ⎣ ⎦

⎡ ⎤= − ⎣ ⎦

1

1

i DUT Short

p Open Short

FET i p

Z Z Z

Y Z Z

Y Z Y

(2)

[Zi] et [Yp] sont des étapes intermédiaires afin d'éliminer les effets résistifs pour le motif ‛‛Open” et le dispositif sous test. Cette méthode donne d'assez bon résultat par rapport à la méthode précédemment citée[19,20], sauf lorsque les résistances de contact des sondes ne sont pas reproductibles.

G'

S' S'

D'

Quadripôle 1

Transistor étudié

S

G D

FET

DUT

Contribution des plots et lignes d'accès

Quadripôle 2


97

Une autre méthode consiste à supprimer d'abord les effets capacitifs des lignes et des plots. La technique se déroule ainsi[21] :

[ ][ ] [ ]( )[ ] [ ]

⎡ ⎤ ⎡ ⎤= −⎣ ⎦ ⎣ ⎦

⎡ ⎤= − ⎣ ⎦

⎡ ⎤= −⎣ ⎦

1

1

p DUT Open

i Short Open

FET p i

Y Y Y

Z Y Y

Z Y Z

(3)

Ces deux procédés mettent en évidence la notion d'épluchage. En effet, en fonction des flèches placées à gauche et à droite du dispositif sous test à la figure 7, la suppression des effets parasites s'effectue de l'extérieur vers l'intérieur du DUT, étape par étape.

3. Structure ‛‛Open”, ‛‛Short” et ‛‛Thru” L'utilisation d'un motif ‛‛Thru” dans la méthode précédente améliore la suppression des

impédances liées aux lignes d'interconnexion. Un premier "de-embedding”, suivant la méthode précédente, est appliqué aux mesures des paramètres Y du ‛‛Thru”. Ensuite, un coefficient η est évalué en estimant le rapport entre la longueur totale de la ligne de transmission et la longueur de la partie de la ligne enjambant le transistor. Ce coefficient est employé afin d'évaluer l'erreur commise par les lignes d'accès, non prise en compte par les méthodes précédentes. Cette technique se termine en supprimant cette dernière erreur à la mesure des paramètres du DUT. Cette méthode nécessite de connaître le dessin des motifs de correction.

4. Quadripôle 2-port d'un motif ‛‛Thru” Les paramètres S du motif ‛‛Thru” sont transformés afin d'obtenir les paramètres T de

deux quadripôles placés respectivement en entrée et en sortie du transistor[11], voir annexe III. Chaque quadripôle, illustré à la figure 7, correspond aux contributions des interconnexions et des plots d'accès sur la mesure, en entrée et en sortie du DUT. Les deux quadripôles sont constitués d'éléments passifs et sont, par hypothèse, identiques. Le principal inconvénient de cette méthode est lié à la longueur de la ligne de transmission enjambant le transistor. L'erreur commise produit une surestimation des pertes des interconnexions[22]. Les plans de référence sont ramenés au centre du motif ‛‛Thru”. Une amélioration peut être apportée à l'aide d'une simulation électromagnétique 4-port des plots et des lignes d'accès[23]. Le principal inconvénient est la bonne maîtrise de leur dessin. Il existe, également, une technique d'épluchage pour le bruit, reposant sur l'estimation des quadripôles parasites d'entrée et de sortie[24]. Cette méthode sera décrite dans la seconde partie de ce chapitre.

5. Méthode à 3 étapes Cette méthode requiert l'utilisation de 4 standards, c'est-à-dire un motif ‛‛Open”, un motif

‛‛Thru” et deux motifs ‛‛Short”. Trois étapes sont nécessaires dans l'épluchage des données. La première étape consiste à supprimer les effets des admittances de shunt sans l'admittance de couplage, entre l'entrée et la sortie du transistor. Les impédances sont, ensuite, éliminées. Enfin, l'impédance de couplage est supprimée[25,26].

6. Méthode à 4 étapes Cette technique est une version améliorée de la méthode précédente[19]. En plus des trois

phases, une étape initiale est réalisée afin d'estimer les effets liés à la différence de contact des sondes, entre les motifs en or du substrat de calibrage et les motifs en aluminium des plots d'accès. Cinq motifs sont nécessaires sur la plaque de test.

7. TRL ‛‛on-wafer” Toutes les méthodes précédentes reposent sur la modélisation des plots et des lignes

d'accès en paramètres Z ou Y. Une dernière technique consiste à réaliser un calibrage directement

CHAPITRE II

98

sur la plaque de test. À la suite d'un calibrage du banc de mesure grâce à un substrat de calibrage, les plans de référence sont placés aux bouts des sondes. Lorsque les sondes sont en contact avec le dispositif sous test, ce plan de référence se situe aux niveaux G/S et D/S sur la figure 7, avant la résistance de contact. Un second calibrage TRL peut être appliqué, afin de rapprocher les plans de référence aux frontières du transistor, c'est-à-dire au niveau de G'/S' et de D'/S' à la figure 7. Les motifs de correction utilisés sont dessinés sur la plaque de test[27]. Le principal inconvénient de cette méthode est lié à l'algorithme de la TRL. Il fait intervenir une charge adaptée ou un motif ‛‛Load”. Or, étant donné que l'étude s'effectue sur un substrat silicium à pertes, il est nécessaire de corriger l'impédance de référence par rapport à l'impédance distribuée du motif ‛‛Load” de la plaque de test[28].

8. Méthode choisie La figure 8-a et la figure 8-b indiquent les variations des paramètres S11 et S21 en fonction

de la fréquence d'un MOSFET SOI partiellement déserté à ‛‛body” flottant à la suite de plusieurs méthodes d'épluchage. Ainsi, la méthode qui n'utilise que le motif court-circuit ne permet pas d'éliminer les effets capacitifs qui sont majoritaires. Les méthodes décrites au paragraphe 2. donnent de bonnes approximations du comportement du MOSFET SOI après élimination des éléments d'accès, voir la figure 8-a et la figure 8-b.

a) b)

Figure 8 : Résultats de différentes techniques d'épluchage appliquée aux paramètres S d'un MOSFET SOI partiellement déserté à ‛‛body” flottant. a) paramètres S11 ; a) paramètres S21.

Cependant, à partir de l'estimation du gain en puissance de Mason donné à l'annexe IV, la

fréquence maximal d'oscillation, fmax, est plus élevée en utilisant la technique décrite aux équations (3) que pour celle donnée par les équations (2), voir figure 9. En fait, la méthode exprimée par les équations (3) permet d'éliminer plus d'effets capacitifs. La méthode utilisant uniquement un motif ‛‛short” sous-évalue fT. De plus, concernant les méthodes exprimées par les équations (2) et (3), fT est évalué à la même valeur. Ainsi, la méthode d'épluchage choisie correspond à celle décrite par les équations (3).

Wtotal=60 µm


99

Figure 9 : Evolution des fréquences de coupures fT et fmax en fonction de Vgs en utilisant différentes méthodes d'épluchage appliquée aux paramètres S d'un MOSFET SOI partiellement déserté à ‛‛body” flottant.

2.2 Correction des erreurs liées aux lignes d'accès

La technique du ‛‛de-embedding” décrite au paragraphe précédent assure l'élimination des effets inductifs et capacitifs apportés à la mesure par les plots et les lignes d'accès. Cependant, en fonction du dessin des motifs de correction, cette méthode ne parvient pas à éliminer la globalité des effets parasites impliqués par les lignes d'accès. Il est donc nécessaire d'user d'une autre technique supplémentaire afin d'évaluer complètement ces admittances parasites supplémentaires, Ypad. Elles sont déterminées à partir d'un modèle de ligne co-planaire. Sachant qu'elles sont indépendantes de la polarisation mais qu'elles varient en fonction de la largeur de grille totale, Wtotal, il est possible d'employer une des techniques suivantes :

• En déplétion profonde, c'est-à-dire Vgs=0 V et Vds=0 V, la pente de Im(Yxx(ω)) est

extraite à l'aide d'une régression linéaire jusqu'à une vingtaine de GHz, voir figure 10-a. Au-delà, les effets liés aux inductances séries deviennent dominants[29]. Ensuite, les effets capacitifs des lignes d'accès, à Wtotal=0 sont déterminées à partir des variations de ces valeurs en fonction de Wtotal, voir figure 10-b.

• Les effets capacitifs des lignes d'accès sont extraits de la même façon mais pour la

polarisation : Vgs>>Vth et Vds=0 V[30], voir figure 10-b.

Sur la figure 10, les valeurs Wf et Nf correspondent à : Wtotal= Wf ·Nf. Leur définition sera

donnée au prochain paragraphe.

Légende : * → Motif ‛‛open” – eq.(1) + → Motif ‛‛short” ∆ → Motif ‛‛short” puis ‛‛open”– eq.(2) → Motif ‛‛open” puis ‛‛short”– eq.(3)

Lg = 0.12 µm Wtotal = 60 µmVgs = 0,4 V & Vds = 1 V

fT

fmax – par gain de Mason

fT

CHAPITRE II

100

a) b)

Figure 10 : Visualisation des admittances résiduelles des lignes d'accès extraites suivant les deux méthodes présentées.

2.3 Modélisation du MOSFET SOI

Jusqu'à présent le dispositif sous test est considéré comme une ‛‛boîte noire” dont les seules informations connues sont ses fonctions de transfert en petit signal. Pour passer de cette représentation quadripolaire aux paramètres du MOSFET SOI, il est nécessaire de modéliser son comportement en petit signal en s'appuyant sur les modèles physiques5, énoncés au chapitre I, qui reposent sur des paramètres comme la tension de bande plate, le dopage, la profondeur de déplétion, etc…. À l'aide de ces modèles physiques, cette partie apporte les connaissances relatives aux techniques d'extraction de paramètres et de modélisation des MOSFET SOI. L'objectif est de comprendre le comportement de ces transistors excités par un signal analogique de faible amplitude. Leur fonctionnement intrinsèque en petit signal est alors décrit à partir des dérivées des modèles de courant fournis au chapitre I. Alors, du modèle physique naît le modèle analogique.

Pour extraire les grandeurs comportementales du MOSFET polarisé en source commune6, les paramètres Y sont les relais entre la mesure et le modèle petit signal. Ainsi, grâce à ces paramètres et après avoir éliminé les contributions extérieures au MOSFET (éléments extrinsèques), ses éléments intrinsèques sont extraits en appliquant une méthode d'ajustement de courbes dont la méthodologie est expliquée à la fin de cette partie.

À noter que les effets liés à la température et au substrat seront traités respectivement au chapitre IV.

5 Les modèles physiques s'opposent aux modèles empiriques qui s'appuient sur l'ajustement des courbes de

mesure par des polynômes ou des fonctions splines. Par exemple, les variations thermiques de la mobilité et de la tension de seuil sont modélisées respectivement par une fonction exponentielle et un polynôme, dont les coefficients sont déterminés par ajustement. Les modèles en petit signal se déduisent des modèles physiques des charges ou du courant dans le MOSFET. À noter qu'il existe d'autres modèles, les modèles de cuisine ou ‛‛cooking model”, qui font appellent aux modèles physiques et aux modèles empiriques. Comme une recette de cuisine, le comportement du MOSFET, dans tous ses régimes de fonctionnement, est déterminé en appliquant d'une table de paramètres aux équations du modèle. Cette table, ou carte, est définie à la suite d'une procédure d'extraction pour un dispositif particulier.

6 La source est la référence des masses analogiques.

Wf

Wf

Capacité d’accès


101

2.3.1 Modélisation des éléments extrinsèques

Les éléments extrinsèques au MOSFET SOI identifient les contributions qui n'ont pas été prises en compte lors du ‛‛de-embedding” et qui ne font pas partie de la zone active du MOSFET SOI partiellement déserté. Deux types de phénomènes sont à modéliser. Le premier concerne des effets de stockage de charges. En petit signal, ils sont représentés par des comportements capacitifs, par exemple entre le poly-silicium de la grille et les zones n+ de la source et du drain. Les secondes contributions s'apparentent à des phénomènes résistifs et inductifs. Ceux-ci résultent du passage du courant à travers des impédances constituées des régions source et drain, du poly-silicium de grille et de leur contact. Cette section présente la modélisation en petit signal de ces phénomènes[27,31].

2.3.1.1 Les capacités extrinsèques

La figure 11-a illustre le champ électrique émanant de la grille vers les métallisations, les régions n+ de drain et de source. De chaque côté des oxydes de frange, de l'oxyde de grille et de l'oxyde enterré, il existe une quantité de charges qui fluctue en fonction du champ électrique, voir figure 11-b. La modulation de ces charges peut être assimilée à une capacité.

a) b)

Figure 11 : a) Représentation des effets du champ électrique dans le MOSFET SOI. b) Effets du champ électrique transversal sur les charges de la région n+.

Quatre zones du MOSFET SOI concourent aux effets capacitifs. La première est liée aux

contributions du champ électrique, sur les charges, à travers les oxydes de frange et de grille. Il résulte deux capacités extrinsèques Cgse et Cgde qui sont respectivement les capacités grille/source et la capacité grille/drain, voir figure 15. De part la symétrie du MOSFET, Cgse et Cgde sont identiques. Ces effets capacitifs sont illustrés en traits pleins simples à la figure 11-a. Ceux-ci sont dépendant notamment de la largeur de grille, comme il est indiqué à la figure 12-a et regroupent un ensemble de phénomènes qui correspondent aux capacités[27,31] :

• de recouvrement ou d'‛‛overlap”. Elles sont liées au débordement des régions n- de source et de drain sous la grille. En fonction de l'oxyde de grille, elles s'expriment par C'ox·W·lov, voir figure 11-b.

• de frange. Elles représentent les zones situées entre la grille et les régions n+ de source et de drain, en dehors de l'oxyde de grille. Ces effets peuvent se modéliser par[31] 2 ln ox poly

oxox

t tW

tε

π+⎛ ⎞

⋅ ⋅⎜ ⎟⎝ ⎠

. tpoly symbolise l'épaisseur du poly-silicium, voir figure 11-b.

• de métallisation. Elles traduisent les effets du champ électrique entre le poly-silicium de la grille (essentiellement sa partie supérieure) et les régions n+, la siliciuration et la métallisation, voir figure 11-b.

Qg

Oxyde de frange

Siliciuration

lov

Cmétallisation

Cfrange

Crecouvrement

CHAPITRE II

102

La seconde zone contient les influences dues au ‛‛body”. Celui-ci est lié aux régions n+ de source et de drain et à la grille par des champs électriques illustrés par des flèches à traits discontinus à la figure 11-a. Ceux-ci impliquent les capacités :

• Cgbe dont l'origine est des phénomènes capacitifs en dehors du canal, entre la grille et le ‛‛body”, par l'intermédiaire de l'oxyde de champ. Ceux-ci sont proportionnels à 2·Lg. La valeur estimée de Cgbe en fonction de Lg est donnée à la figure 12-b.

• Cbse et Cbde situées entre les régions n+ de source et de drain et le ‛‛body” respectivement. Les champs électriques qui leur donnent naissance traversent l'oxyde enterré et, dans une moindre mesure, les oxydes de champ. Chaque capacité est proportionnelle à (tsi+lov)·W.

D'autres effets capacitifs induits par l'oxyde enterré sont impliqués dans la troisième zone. Ceux-ci sont issues des régions n+ de source et de drain ainsi que de la zone ‛‛body” et se terminent dans le substrat. Les champs électriques associés sont illustrés par des flèches à double trait à la figure 11-a. Ces capacités sont notées respectivement Cns, Cnd, Cnb. Elles peuvent être modélisées par C'boxAx, où Ax symbolise la surface de la zone étudiée indicée par x. Enfin, les derniers effets capacitifs, Cdse, modélisent la proximité entre les régions n+ de drain et de source, voir figure 15. Cette proximité entraîne des modulations de charges par l'intermédiaire des lignes de champ électrique entre ces deux régions, à travers la zone active, l'oxyde enterré, et les oxydes de champ. La valeur estimée de Cdse en fonction de Lg est donnée à la figure 12-b.

a) b)

Figure 12 : Évolution des capacités extrinsèques en fonction de la largeur totale de grille ou de la longueur de grille. L'estimation de leurs valeurs est assurée grâce à la méthode d'ajustement de courbes donnée un peu plus loin dans ce chapitre.

2.3.1.2 Les impédances séries

Le canal d'un MOSFET est en série avec deux résistances parasites Rs et Rd, voir la figure 15. L'une correspond à la région n+ de source et sa métallisation. Réciproquement, l'autre modélise les effets résistifs du côté du drain. Chacune de ces résistances est associée à quatre facteurs qui leur donnent naissance[27,31], voir figure 13-a. Ces facteurs sont dus :

1- à la partie de métallisation qui n'a pas été prise en compte lors du "de-embedding", R1. 2- au contact entre la métallisation et la zone n+, R2. 3- à la résistivité de la zone n+, fortement dopée, R3. 4- à la zone faiblement dopée ou LDD, R4.

C (fF

)

Wtotal (µm)

C (fF

)

Lg (µm) 0

10

20

30

40

50

60

70

0 20 40 60 80 100 120 140

CgseCgdeCdse

0

3

6

9

12

15

18

0 0,5 1 1,5 2 2,5

Cdse

Cgb

nMOSFET SOI partiellementdéserté à ‛‛body” flottant

Lg = 0,12 µm Vgs= Vds= 0 V

nMOSFET SOI partiellement déserté à ‛‛body” flottant

Wtotal = 60 µm Vgs= Vds= 0 V


103

0

10

20

30

40

50

60

0,00 0,50 1,00 1,50 2,00

Rg - Lg=0,12 µmRg - Lg=0,24 µm

0

1

2

3

4

5

6

7

8

0 0,005 0,01 0,015 0,02 0,025 0,03 0,035

Rd - Lg=0,12 µmRs - Lg=0,12 µmRd - Lg=0,24 µmRs - Lg=0,24 µm

a) b)

Figure 13 : a) Représentation des quatre effets résistifs entraînant l'existence de Rs et Rd. b) Structure multi-doigts

À la figure 13-a, les résistances R1, R2 et R3 sont indépendantes de la polarisation. Cependant, la zone de LDD contient une partie de la zone de charge d'espace engendrée par la jonction entre la zone active et la région n+. Sa résistivité est alors fonction des champs électriques environnant. Par l'introduction de composants métalliques, comme le titane, dans le silicium, une couche de TiSi2 est formée. Cette zone de siliciuration a pour effet de réduire la résistance de contact R2 et la résistance R3 de la région n+, indiquées à la figure 13-a. Ces résistances sont inversement proportionnelles à la largeur totale de la grille et elles sont indépendantes de la largeur de grille, comme il est indiqué à la figure 14-a.

Le poly-silicium de la grille et sa métallisation entraîne également des effets résistifs[32]. Ceux-ci sont très importants et dégradent fortement les performances des MOSFET. Afin de diminuer l'impact de ces effets, une région siliciurée est réalisée entre le contact métallique et le poly-silicium de la grille, voir figure 13. Une solution additionnelle consiste à réaliser des petites structures MOSFET connectées en parallèle. C'est la structure multi-doigts illustrée à la figure 13-b. La résistance globale du poly-silicium est donnée en fonction de sa résistance carrée par

,g geff

WR RL

λ≈ ou pour une structure multi-doigts , ,2f total

g g gf eff f eff

W WR R RN L N L

λ λ≈ ≈ (4)

Rg, est la valeur normalisée de la résistivité d'un carré de poly-silicium de côté Leff Nf est le nombre de doigts et Wf correspond à la largeur d'un doigt. Wtotal= Wf ·Nf. Le paramètre λ prend en compte l'aspect distribué de la résistance de grille avec la capacité d'oxyde. λ=1/3. Lorsque deux contacts connectent le poly-silicium de la grille avec sa métallisation, cela revient à connecter deux MOSFET de largeur W/2. Alors, Rg est divisé par 4 donc λ=1/12. L'évolution de Rg en fonction de Wtotal/Nf est donnée à la figure 14-b. La pente de cette courbe donne Rg,. À noter que les résistances de source et de drain sont proportionnelles à l'inverse de Nf·Wf

[32], voir figure 14-a.

Figure 14 : Comportement des résistances en fonction des dimensions des MOSFET SOI partiellement déserté.

nMOSFET SOI partiellement déserté à ‛‛body” flottantVgs= Vds= 0 V

R (Ω

)

1/Wtotal (µm-1)

R (Ω

)

Wtotal/Nf (µm-1)

R1

R2 R3 R4

Rg

Siliciuration

Grille

Drain

Source Wf

Nf

Siliciuration

Rg,

CHAPITRE II

104

En plus des effets résistifs, il faut également prendre en compte les aspects liés à la transmission du signal dans une ligne de transmission. Ceci se traduit par un retard représenté par des effets inductifs supplémentaires, voir figure 15. Une mauvaise estimation de ces effets change fortement les données de la caractérisation des éléments intrinsèques[33]. La modélisation de l'ensemble des éléments extrinsèques peut se schématiser ainsi :

Figure 15 : Modèle comportemental simplifié en petit signal des éléments extrinsèques d'un MOSFET SOI partiellement déserté.

2.3.2 Modélisation des éléments intrinsèques du MOSFET SOI partiellement déserté

La modélisation intrinsèque du MOSFET SOI traduit le comportement de la partie intrinsèque représentée à la figure 16 du MOSFET SOI partiellement excité par un signal analogique micro-onde de faible puissance. Cette analyse repose sur l'étude de la réponse des charges à une excitation analogique. Pour simplifier, il est possible d'utiliser directement les modèles intrinsèques des courants circulant dans la zone active. Le modèle du courant de canal avec les autres sources de courant liées aux phénomènes physiques (ionisation par impact, effets quantiques, …), donnés au chapitre I, sont exploités pour l'établissement du modèle comportemental.

Figure 16 : Vue en coupe d'une structure multi-doigts d'un MOSFET SOI partiellement déserté pour les applications micro-ondes. À gauche : l'application d'un signal analogique vgs(ω) sur la grille induit une variation du courant ids(ω). Dans une représentation quadripolaire, ceci est symbolisé par Y21. À droite : illustration de la partie intrinsèque du MOSFET SOI.

En régime statique, les expressions globales du courant de drain et de grille peuvent être mises sous les formes suivantes, voir figure 17 :

( ) ( ) ( ), , , , , , , , ,d ds gs ds bs db gb db sb gd gd sd bdI I V V V T I V V V T I V V V T= + − (5)

( ) ( ) ( ), , , , , , , , ,g gs gs ds bs gd gd sd bd gb gb db sbI I V V V T I V V V T I V V V T= + + (6)

Cdse

Rd Ld Ls drain source

partie intrinsèque

Si Di

Cgse Cgde

Rg

Lg

grille

Gi

RS

n-n- n- n-

n+n+ n+ (…)

ids(ω) vgs(ω)

Source Source DrainGrille Grille

partie intrinsèque


105

Figure 17 : Représentation des chemins des courants dans le MOSFET SOI. G, D, S, B et M représente respectivement la grille, le drain, la source, la zone ‛‛body” et le substrat (masse).

En analogique petit signal, de faibles variations des potentiels vg, vd, vb et vs, voir figure 16, impliquent la modulation de chaque courant composant Id et Ig indiqués à la figure 17. Par exemple, Ids à l'expression (5) s'exprime selon :

, ,, gs bs ds gsds bs

ds ds dsds ds gs ds bs

gs ds bsV V V VV V

I I Ii dI dV dV dVV V V

δ δ δδ δ δ

= = + + (7)

À partir des expressions aux dérivées partielles des courants définis aux équations (5) et (6), le modèle comportemental intrinsèque du MOSFET SOI en analogique petit signal est établi à l'aide d'éléments simples tels que des résistances, inductances, capacités, admittances et des sources de courant commandées en tension ou transadmittances[31,34-36].

2.3.2.1 Les admittances drain/source

Dans l'expression (7), les dérivées partielles incarnent des admittances. Ainsi, il est possible de définir la conductance gds, et deux transadmittances gm et gmb, telles que :

ds m gs ds ds mb bsi g v g v g v= ⋅ + ⋅ + ⋅ (8) Donc, dans la partie intrinsèque, les variations du courant drain-source en fonction de la

polarisation font apparaître la mise en parallèle de trois admittances, voir la figure 18.

Figure 18 : Modèle comportemental en petit signal simplifié d'un MOSFET SOI partiellement déserté. Ce modèle comprend les éléments extrinsèques ainsi que les admittances définies à l'équation (8).

En fonction des conditions de polarisation, leurs expressions se déduisent des équations du courant données au chapitre I.

M

G

S D

B

Ig

IdIs IgdIgs

Ids Igb

IdbIbs

Cgse

Cdse

Cgde

gds

Rd Ld Ls gm·vgs

drain source

partie intrinsèque

Si Di

Rg

Lg

grille

Gi

RS

gmb·vbs

CHAPITRE II

106

2.3.2.1.1 La conductance de sortie

Comme il est indiqué aux équations (7) et (8), la conductance de sortie s'exprime par :

,gs bs

dsds

ds V V

IgV

δδ

= (9)

En fonction du régime de fonctionnement, pour un MOSFET SOI partiellement déserté, la conductance de sortie s'exprime par :

Inversion faible ( ) 2

0 ' 1gs LM dsF

T T T

V V Vn

ds ox Tg

Wg C n e eL

φφ φ φµ φ

−− −

⋅ ⋅−∼

( )0 'ds ox gs th dsg

Wg µ C V V VL

α− −∼ Linéaire

, 0ds satg ∼ Saturation & canal long

( ) 2, 0 , ,

1'2ds sat ox gs th ds sat ds sat

g A

Wg C V V V VL V

αµ ⎛ ⎞− −⎜ ⎟⎝ ⎠

∼ Saturation & CLM7

Inversion forte

( ) α⎛ ⎞− − ⋅⎜ ⎟⎝ ⎠ +

∼ 2, 0 , ,

,

1 1'2 1

ds sat ox gs th ds sat ds satds satg A

g c

Wg µ C V V V V VL VL E

Saturation & CLM & vsat8

Tableau 1 : Expression de la conductance de drain en fonction des régimes de fonctionnement : inversion faible, inversion forte non saturé et inversion forte saturé.

Au tableau 1, lorsque le MOSFET SOI partiellement déserté est en inversion forte et en saturation, la conductance de sortie est nulle dans le cas d'un dispositif à canal long ou semble constante. À vrais dire, en prenant en considération les effets de canal court sur la tension de seuil, celle-ci varie en fonction de Vds (effet DIBL). En considérant la mobilité effective, celle-ci

s'écrit : ( )( ) ( ) ( )

02, ,

1eff gs ds sb

a gs th b gs th c sb gs th

µµ V V VV V V V V V Vθ θ θ

=+ − + − + −

.

Ainsi, avec ces effets, en inversion forte et en saturation, l'expression de gds devient plus compliquée. De plus, en prenant en compte les effets DIBL, gds n'est plus une constante mais varie en fonction de Vds. De plus, les effets liés au potentiel flottant de la zone de ‛‛body” impliquent l'apparition d'une ‛‛bosse” sur la caractéristique gds(Vds) comme il est illustré à la figure 19 pour des tensions de Vds situées entre 0,4 V et 0,7 V. Cette caractéristique permet également de séparer le régime linéaire du régime de saturation. À la figure 19, la saturation intervient pour Vds~0,35 V.

7 CLM = modulation de la longueur du canal, voir équation (25) du chapitre I. 8 vsat = vitesse de saturation des porteurs, voir équation (25) du chapitre I.


107

0 0.2 0.4 0.6 0.8 1 1.2 1.40.01

0.02

0.03

0.04

0.05

0.06

0.07

0.08

0.09

0.1

gds(S)

Vds (V)

gds=f(Vds) & Vgs = 0.60V

Figure 19 : Caractéristique statique gds(Vds) pour un MOSFET SOI partiellement déserté à ‛‛body” flottant ave Lg=0,12 µm et W = 120 µm.

2.3.2.1.2 Les trans-admittances

De même que la conductance de sortie, les expressions (7) et (8) définissent des admittances contrôlées par la grille ou par la zone neutre :

,,

et ds gsds bs

ds dsm mb

gs bs V VV V

I Ig gV V

δ δδ δ

= = (10)

Pour la trans-admittance de grille[34], ses expressions en fonction du régime de fonctionnement sont données au tableau 2.

Inversion faible

20

1' 1 1gs LMds F

T T T

V VVn

m ox Tg

Wg C e eL n

φφ φ φµ φ

−− −

⋅ ⋅⎛ ⎞⎛ ⎞− −⎜ ⎟⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠

∼

0 'm ox dsg

Wg C VL

µ∼ Linéaire & canal long Inversion

forte , 0 ' gs th

m sat oxg

V VWg CL

µα−

∼ Saturation & canal long

( ) ( )

α α

⎛ ⎞− −⎜ ⎟+ −⎜ ⎟⎝ ⎠

∼, 0

3' 1

2gs th gs thds

m sat oxg A A

V V V VVWg µ CL V V

Saturation & CLM

Tableau 2 : Expression de la trans-admittance de grille en fonction des régimes de fonctionnement : inversion faible/inversion forte et saturation.

La mobilité et la saturation de la vitesse des porteurs affectent également gm et modifient l'allure générale de la caractéristique gm(Vgs) comme il a été indiqué au chapitre I, voir figure 20. Le calcul des dérivées donne des résultats trop complexes pour être insérés dans ce manuscrit. Cette caractéristique permet également de distinguer les différents régimes de fonctionnement du MOSFET SOI partiellement déserté.

saturation effet ‛‛kink”

CHAPITRE II

108

0 0.2 0.4 0.6 0.8 1 1.2 1.40

0.01

0.02

0.03

0.04

0.05

0.06

0.07

0.08

gm(S)

Vgs (V)

gm=f(Vgs) & Vds = 0.50V

0 0.2 0.4 0.6 0.8 1 1.2 1.4

10-5

10-4

10-3

10-2

10-1

gm(S)

Vgs (V)

gm=f(Vgs) & Vds = 0.50V

a) b)

Figure 20 : Caractéristiques statiques gm(Vgs) pour un MOSFET SOI partiellement déserté à ‛‛body” flottant ave Lg=0,12 µm et W = 120 µm.

Pour Vds=Vgs=0 V, l'impact des courants de fuite sur le MOSFET implique une valeur de gm faible mais non nulle, voir figure 20-b. À noter que pour de très hautes fréquences, les effets capacitifs court-circuitent gm. Son influence est alors diminuée[37]. En développant le modèle de charge du transistor, l'expression de la trans-admittance fait apparaître une trans-capacitance Cm. Celle-ci prend en compte les effets non réciproques du modèle de charge : Cm=Cdg-Cgd. La trans-admittance s'écrit :

ω= − ⋅m m mY g j C (11) L'expression de la trans-admittance de ‛‛body” peut être assimilée à la trans-admittance de

substrat définie pour les MOSFET sur substrat massif. Il existe plusieurs expressions de cette dernière[38] :

• gmb=(n-1)gm, référencement par rapport à la source. • gms=n·gm référencement par rapport au substrat.

Les valeurs de n se situent dans les intervalles [1,3 - 1,6] et [1,2 - 1,4] pour un MOSFET à canal n et un MOSFET à canal p respectivement[39].

2.3.2.2 Les effets capacitifs

Sous l'action des variations des champs électriques longitudinaux et transversaux, les charges dans le canal sont modulées en fonction des signaux analogiques vgs et vds. Ceci implique des effets capacitifs entre la grille et le canal. Ces capacités se notent respectivement Cgs et Cgd, voir figure 22. Leurs variations en fonction des polarisations Vds et Vgs sont illustrées à la figure 21. Ces courbes ont été obtenues à partir des données issues de la mesure, par l'estimation des valeurs de ces composants avec la méthode décrite un peu plus loin dans ce chapitre. La valeur de Cgs est élevée en saturation du fait qu'une grande quantité de charge d'inversion est présente dans le canal du côté de la source. Par conséquent, Cgd est beaucoup plus faible en saturation, et est presque négligeable pour les transistors à canal court du fait de l'impact des effets de modulation de la longueur du canal sur les charges de la couche d'inversion.

effets liés à la saturation de la

vitesse des porteurs


109

0

20

40

60

80

100

120

140

0 0,2 0,4 0,6 0,8 1 1,2 1,40

5

10

15

20

25

30CgsCgdCdsCgb

0

20

40

60

80

100

120

140

0 0,2 0,4 0,6 0,8 1 1,2 1,4-20

-10

0

10

20

30CgsCgdCdsCgb

Figure 21 : Évolution des capacités intrinsèques en fonction de Vgs et de Vds.

2.3.2.3 La région de ‛‛body”

La région de ‛‛body” représente un nœud aux potentiels statique et dynamique flottant. Par rapport aux dispositifs sur substrat massif, la difficulté de la caractérisation des MOSFET SOI partiellement désertés est accrue à cause de cette région neutre. Ainsi, plus que pour l'étude des MOSFET sur substrat massif, le choix d'une bonne méthode d'extraction conditionne fortement la justesse et la rigueur dans les résultats obtenus. Cette zone de ‛‛body” peut se modéliser d'abord par un réseau de capacités représentant des effets capacitifs présents entre la zone non désertée et la grille, le drain et la source. Ces capacités sont notées Csb, Cgb et Cdb à la figure 22. Le comportement de Cgb en fonction de Vds et de Vgs est donné à la figure 21. Ainsi, la valeur de Cgb s'accroît lorsque le dispositif devient moins saturé ou est non saturé.

Figure 22 : Modèle comportemental simplifié en petit signal d'un MOSFET SOI partiellement déserté. Ce modèle comprend uniquement les éléments intrinsèques, les effets capacitifs sur les charges de la grille ainsi que les éléments liés aux effets du potentiel flottant du ‛‛body”.

nMOSFET SOI partiellement déserté à ‛‛body” connectéLg = 0,24 µm ; Nf x Wf =30 x 2 µm

C (fF

) C (fF) Vds (V)

Vgs=0,8 V Saturation

Saturation

C (fF)

Vds=0,6 V

Vgs (V) Inversion faible

Non saturationNon saturation

Cgs Cgd

Cds

gds

gm·vgs

grille

drainsource

Gi

Si Di

gmb·vbs

‛‛body”Csb

Cgb

B Cdb

Rsb gdb

vgb

gmdbvgb

CHAPITRE II

110

De part la circulation d'un courant dans la jonction ‛‛body”/source au moment de l'activation du ‛‛kink”, une résistance Rsb est modélisée en parallèle avec Csb, voir la figure 22. Il est possible de faire l'analogie avec la modélisation en petit signal des jonctions PN.

Enfin, le courant d'ionisation par impact qui circule entre le drain et la région de ‛‛body” peut être modélisé de la même manière que le courant dans le canal. Ainsi, une conductance et une transconductance sont placée en parallèle avec la capacité de jonction drain/‛‛body”, voir la figure 22.

2.3.3 Le substrat

La modélisation du substrat est issue de l'étude des lignes de transmission. Le substrat est modélisable sur la base d'un réseau de résistances et de capacités. Il est possible de compliquer le schéma de la figure 17 afin de prendre en compte les effets liés au substrat, dont le nœud s'appelle M.

Figure 23 : Représentation des chemins des courants dans le MOSFET SOI avec prise en compte du substrat, nœud M.

Classiquement, le substrat est représenté par un réseau de résistances et de capacités dont la fonction de transfert contient n pôles et n zéros. En général, 2 pôles et 2 zéros suffisent à l'étude du comportement du substrat[40]. Les capacités ainsi que les résistances de substrat ont le même ordre de grandeur que les capacités et les conductances intrinsèques. L'étude du substart sera détaillée au chapitre IV.

2.3.4 Les effets non quasi-statique

Lorsque la quantité d'électrons introduits du côté de la source d'un transistor varie, celle-ci forme une onde de quantité de porteurs minoritaires qui se propage dans le canal. Cette onde met un certain temps pour traverser le canal et se répercuter au niveau du drain. Ce temps correspond au temps de transit des charges dans un matériau et est noté τ. Globalement, une modification de la couche d'inversion au niveau de la source au temps t=0, mettra τ secondes pour parcourir le canal et arriver à son état stable au niveau du drain. Ainsi, un signal de faible fréquence appliqué au niveau de la source se traduira par des changements de la quantité de charge au niveau du drain sans déphasage par rapport à l'excitation. À présent, en supposant que les variations des champs électriques au niveau de la source soient plus rapides, les changements de la quantité de charges du côté du drain présenteront un retard lié à la fréquence et à la constante de temps τ. Ce sont les effets non quasi-statiques. Il en est de même pour les variations appliquées sur la grille par rapport aux variations des charges d'inversion du canal, du côté de la source et du drain, qui présente une certaine inertie pour recouvrir son état stable face au champ électrique vertical imposé. La modélisation des effets non quasi-statiques apportée par Y. Tsividis[31] s'appuie sur l'ajout de constantes de temps dans la modélisation des effets capacitifs et des transconductances intrinsèques du MOSFET. Par exemple, pour le modèle simple du MOSET sur substrat massif, en limitant l'étude à trois constantes de temps, l'ajout des effets non quasi-statiques se traduit ainsi :

M

G

S D

B

Ig

IdIs IgdIgs

Ids Igb

IdbIbs

Ims ImdImb


111

0

1E-11

2E-11

3E-11

4E-11

5E-11

6E-11

0 0,5 1 1,5 2 2,5 3 3,5 4 4,5

01E-122E-123E-124E-12

0 0,1 0,2 0,3

Taux1Taux2Taux3

0

4E-14

8E-14

1,2E-13

1,6E-13

2E-13

0 0,2 0,4 0,6 0,8 1 1,2 1,4

Taux1

Taux2

Taux3

( ) ( )2 311

1 1

1 11 1gs gd

j jY j C j C

j jωτ ωτ

ω ωωτ ωτ

+ += +

+ + ( )3

121

11gd

jY j C

jωτ

ωωτ

+= −

+ (12)

( )321

1 1

11 1

mgd

jgY j Cj j

ωτω

ωτ ωτ+

= −+ +

( )322

1 1

11 1

dsgd

jgY j Cj j

ωτω

ωτ ωτ+

= ++ +

(13)

Le temps de transit des porteurs minoritaires dans un matériau correspond à l'inverse de leur vitesse. Pour les faibles champs électriques, cette vitesse est proportionnelle à ce champ en fonction de la mobilité électrique - voir chapitre I. Le champ électrique étant donné par E=Leff/Vds, où Leff est la longueur effective du canal, le temps de transit s'écrit[34,41] :

2

eff

eff ds

Lµ V

τ =⋅

(14)

où µeff est la mobilité effective des charges. Cette constante de temps a pour ordre de grandeur quelques ps. En se limitant à trois constantes de temps dans l'étude des MOSFET SOI partiellement désertés, leur variation en fonction de la longueur de grille est indiquée à la figure 24. En saturation, Vds est remplacé par Vds,sat, donné à l'équation (16) du chapitre I. À la figure 24, il est possible de noter que l'évolution des constantes de temps extraites est fonction de Vds jusqu'à la saturation où elles deviennent constantes en fonction de Vds. Avec la réduction de la longueur du canal, les effets de saturation de la vitesse des porteurs apparaissent sur τ1 avant la saturation, voir chapitre I et figure 24. Le temps de transit, en fonction de Vgs, tend asymptotiquement vers une valeur imposée par cette vitesse de saturation, c'est-à-dire Leff/vsat.

Figure 24 : Evolution des valeurs extraites des constantes de temps introduites par les effets non quasi-statique, en fonction de Lg² et de Vds

2.4 L'extraction

Afin de pouvoir caractériser le comportement du MOSFET SOI vis-à-vis des phénomènes physiques, il faut extraire ses paramètres en fonction de son modèle comportemental. Il existe plusieurs techniques de caractérisation des transistors en analogique petit signal. Ce paragraphe donne quelques outils existants pour l'évaluation des paramètres analogiques des MOSFET SOI. Cependant, des méthodes de caractérisation, une technique

nMOSFET SOI partiellement déserté à ‛‛body” flottant Vgs= 0,4 V - Vds= 0,6 V

Nf=30 & Wf=2 µm

τ (s)

Lg2 (µm2)

nMOSFET SOI partiellement déserté à ‛‛body” flottant

Vgs= 0,8 V Lg= 0,12 µm & Nf=30 & Wf=2 µm

τ (s)

τ1 τ2 τ3

τ1

τ2

τ3

Vds (V)

saturation

saturation de la vitesse des porteurs

CHAPITRE II

112

d'ajustement de courbes a été appliquée pour l'étude des MOSFET SOI partiellement désertés. Elle est basée sur la méthode de Levenberg-Marquardt. En plus des résultats concluants obtenus, cette méthode assure l'extraction de l'ensemble des paramètres du modèle comportemental des MOSFET SOI partiellement désertés en fonction de la fréquence et pour une polarisation donnée. Celle-ci est décrite à la fin de ce paragraphe.

2.4.1 Techniques d'ajustement de courbes

L'étude d'un transistor en analogique est constituée de plusieurs difficultés. La première est le choix du modèle et de ses paramètres. Le modèle doit, par définition, être simple, reproduire au plus juste le comportement du dispositif étudié et surtout être physiquement interprétable. La seconde difficulté concerne la non linéarité du modèle. En effet, la contribution des éléments extrinsèques et la présence de nœuds dont le potentiel est flottant rendent les équations analytiques du modèle comportemental non-linéaires en fonction de la pulsation et des paramètres du transistor. Ceci se démontre aisément à partir des transformations de paramètres d'un quadripôle données à l'annexe III. La dernière difficulté concerne la précision des paramètres extraits. La résolution de l'extraction dépend de la quantité de bruit ajouté à la mesure, des hypothèses simplificatrices prises lors de l'étude et de la conformité du modèle. Ces difficultés vont déterminer le choix de la méthode de caractérisation la plus appropriée à notre problème.

Tous les ajustements de mesures à un modèle reviennent à appliquer la méthode des moindres carrés. Le principe repose sur l'évaluation de la somme des écarts au carré entre la mesure et le modèle : ε= y-ŷ 2. y et ŷ sont respectivement l'ensemble des valeurs mesurées et

l'ensemble des valeurs estimées par le modèle. ε est une application nxm→ . L'ajustement

s'effectue en minimisant l'erreur ε, c'est-à-dire ε=0 (condition d'optimalité de premier ordre). Par exemple, la méthode d'extraction de paramètres dans le cas des MOSFET SOI partiellement désertés se doit d'ajuster les valeurs des paramètres Y issus de la mesure avec les expressions analytiques du modèle comportemental en petit signal des MOSFET SOI partiellement désertés qui sont définies ainsi :

11 12

21 22

g gs ds

d gs ds

i Y v Y v

i Y v Y v

= ⋅ + ⋅

= ⋅ + ⋅ (15)

Les admittances Y11, Y12, Y21 et Y22 modélisent le comportement intrinsèque du MOSFET SOI. Elles sont complexes et fonctions de ω. Sans considérer les paramètres gm, gmb et gds, précédemment définis, et en appliquant un développement de Taylor à l'ordre 2, ces admittances s'écrivent xx xx xxY j C gω= ⋅ + où Cxx correspond aux capacités précédemment définies. gxx est l’association d’un terme constant et éventuellement d’un autre terme fonction de ω 2. En se limitant strictement à la partie intrinsèque du MOSFET SOI partiellement, sans prendre en compte la zone de ‛‛body” ainsi que le substrat, les admittances s'expriment ainsi :

( )11,int r gs gdY j C Cω= + (16-a)

12,int r gdY j Cω= − (19-b)

( )21,int r m m gdY g j C Cω= − + (19-c)

( )22,int r ds ds gdY g j C Cω= + + (19-d) Dans la littérature, les techniques d'ajustement de courbes suivent quatre approches

distinctes en fonction de la mise en œuvre et de la connaissance de l'erreur. Celles-ci sont résumées au tableau suivant et sont détaillées dans la suite de ce manuscrit.


113

Méthodes déterministes

Méthodes statistiques

Optimisation linéaire

Optimisation non linéaire

Fonction de transfert numérateur f(x,b)= dénominateur

numérateur f(x,b)= dénominateur

imposée quelconque

Paramètres initiaux nécessaires non non fonction des

estimations oui

Prise en compte de l'erreur de mesure non oui non non – à priori

Complexité de la fonction de transfert transformation nécessaire transformation

nécessaire très simple complexe

Eléments extraits tous en même temps tous en même temps extrinsèques puis intrinsèques tous en même temps

Principaux Auteurs Levy Sanathan – Koerner

Pintelon Lovelace Raskin

Levenberg Marquardt Powell - Fletcher

Tableau 3 : Classement des principales méthodes d'extraction en quatre catégories.

Suivant la méthode d'ajustement de courbes utilisées, la fonction de transfert (par exemple, les paramètres Y) à ajuster est imposée ou non. Bien évidemment, la méthode qui permet d'ajuster une fonction de transfert quelconque est la plus intéressante. Au tableau 3, x représente le domaine d'ajustement, par exemple ω, et b symbolise le vecteur des paramètres à estimer. Ces différentes méthodes sont détaillées dans la suite de ce manuscrit. Les méthodes statistiques ne seront pas abordées car elles sont trop complexes et plutôt réservée au domaine du traitement du signal, notamment pour l'étude de la réponse des filtres.

2.4.2 Méthodes déterministes

Les méthodes déterministes consistent à ajuster le modèle global par une pseudo-méthode des moindres carrés. La fonction de transfert du modèle global sera mise sous la forme :

( ) ( )( ) ( )

2 30 2 4 6

2 31 3 5

...( , )

1 ...i i i

i i i

b i b i b i bf b

i b i b i bω ω ω

ωω ω ω

+ ⋅ + ⋅ + ⋅ +=

+ ⋅ + ⋅ + ⋅ +, où bj et ωi sont respectivement les paramètres à

ajuster et les pulsations du signal. i=1…n; j=1…m.

Ainsi, ( , )( , )1 ( , )N bf bD bωω

ω=

+, où N et D sont des fonctions linéaires. En remplaçant ŷ par

f(ω,b) dans l'expression du calcul des moindres carrés, l'erreur liée à l'ajustement s'écrit :

( )( )

2,

1 ,N b

yD b

ωε

ω= −

+ (17)

L'expression (17) peut se ramener à l'étude d'un cas d'ajustement d'une fonction linéaire en considérant que ε· D(ω,b) ²~0. La nouvelle expression de l'erreur devient :

( ) ( ) 2' , ,y y D b N bε ω ω= + ⋅ − (18)

Cette méthode[42] donne de bons résultats lorsque la plage de fréquence est faible et que l'hypothèse sur D est respectée. Des évolutions de cette méthode ont été mises au point afin de garantir la convergence des résultats[43-47]. Le principal inconvénient est la nécessité de développer l'expression de la fonction de transfert afin d'obtenir un quotient de deux fonctions linéaires. Cette méthode est très intéressante pour l'estimation des constantes de temps thermiques.

CHAPITRE II

114

2.4.3 Méthodes d'optimisation linéaire

Ces méthodes reposent sur la connaissance du comportement à priori. Selon le mode de fonctionnement du MOSFET SOI, certains paramètres sont estimés en supposant que les autres sont négligeables. Les données extraites correspondent dans un premier temps aux paramètres extrinsèques du transistor. L'extraction s'effectue à l'aide d'une régression linéaire. Le comportement des paramètres intrinsèques est ensuite étudié dans sa globalité en fonction de la fréquence. Ces méthodes ont le principal inconvénient qu'une mauvaise précision sur l'estimation d'un paramètre comportemental entraîne une erreur importante dans l'estimation des autres paramètres. Par exemple, si l'inductance de grille a une valeur qui est le double de sa valeur théorique, l'erreur sur l'extraction de Cgs peut s'élever à 40 %[33] dans le cas des HEMT.

Ce paragraphe donne un aperçu des principales méthodes issues de la littérature.

2.4.3.1 Étude du transistor ‛‛froid”

De nombreuses méthodes d'extraction publiées reposent sur l'étude du transistor à effet de champ (FET) à ‛‛froid”. Cette état correspond à une polarisation Vds= Vgs= 0 V. La zone de déplétion sous le canal est alors symétrique par rapport à Lg/2. Dans ces conditions, les effets liés aux transconductances gm et gmb ainsi qu'à leur transcapacitance Cm et Cmb sont négligeables. Le comportement du transistor peut être modélisé par un réseau d'éléments passifs.

Figure 25 : Schéma équivalent du comportement du MOSFET sur substrat massif en petit signal polarisé à ‛‛froid” : Vgs=0 V et Vds=0 V.

À partir du modèle simplifié des MOSFET SOI partiellement désertés, illustré à la figure 25, il est aisé d'extraire les impédances ainsi que les admittances extrinsèques par l'étude des paramètres Y et Z de ce quadripôle. Par exemple, les paramètres Z du MOSFET s'expriment par :

( ) ( )ω ω= + + ⋅ + +11 11,intrg s g sZ R R j L L Z

( )ω ω= + ⋅ +12 12,intrs sZ R j L Z ( )ω ω= + ⋅ +21 21,intrs sZ R j L Z

( ) ( )ω ω= + + ⋅ + +22 22,intrd s d sZ R R j L L Z

Cgse Cgs Cgd

Cds

Cdse

Cgde

gds Ld

Lg

grille

drain

négligeable

source

partie intrinsèque

Gi

Si Di

Rd

Rg

Ls Rs


115

Z11,intr, Z12,intr, Z21,intr, Z22,intr sont les paramètres Z de la partie intrinsèque du transistor. Celles-ci contiennent également les capacités extrinsèques. La partie réelle des expressions précédentes permet d'estimer les résistances séries. La partie imaginaire révèle les inductances séries.

Cette méthode a d'abord été développée par Lovelace[37,48]. Cependant dans son étude, il suppose que les effets liés aux capacités extrinsèques sont intégrées aux éléments intrinsèques, donc les parties réelles de Z sont indépendantes de la fréquence ce qui n'est pas le cas[29]. De plus, les inductances sont négligées, or elles interviennent fortement pour des fréquences supérieures à 10 GHz[33]. Enfin, les résistances séries sont considérées indépendantes de la polarisation de grille ce qui est seulement le cas pour des MOSFET sans zone de LDD.

À noter qu'à Vgs=0 V, la conductance de drain est négligeable et Cds est maximale.

2.4.3.2 MOSFET en inversion forte et Vds=0 V

Pour l'extraction des éléments extrinsèques des FET, d'autres méthodes ont été mises au point se basant sur la polarisation : Vds~0 V et Vgs>Vth

[49-51]. Ces méthodes reposent sur l'hypothèse d'un fort courant Schottky dans la grille. Pour un fort courant de grille, Jg~108 A/m², les effets capacitifs de grille deviennent négligeables. Or, la densité de courant pour les MOSFET SOI en technologie 0,13 µm est de l'ordre de 6 000 à 5⋅104 A/m². Ce courant est 1 000 fois plus faible que dans le cas d'un FET. Cette méthode n'est alors pas applicable pour l'étude des MOSFET SOI.

Une autre technique d'extraction emploie les paramètres Y du quadripôle formé par le dispositif à étudié, dans les mêmes conditions de polarisation. Les transconductances et les transcapacitances du transistor qui est en inversion forte et à Vds=0 V, sont faibles[40]. La capacité grille-substrat devient insignifiante. Les impédances des jonctions source-substrat et drain-substrat sont négligeables par rapport aux impédances séries. L'extraction proposée par Jen simplifie l'étude des dépendances des paramètres Y en fonction de la fréquence. Il apparaît que les résistances séries deviennent dépendantes de la fréquence. Ceci peut être lié à une mauvaise précision du modèle.

Enfin deux dernières méthodes reposent sur la variation des paramètres extraits en fonction des variations de la conductance de drain donc de (Vgs-Vth). La première s'appuie sur l'extraction des parties réelles des paramètres Z. Ceux-ci sont considérées constant en fonction de la fréquence[52]. Les variations de ces paramètres extraits en fonction de 1/(Vgs-Vth) donnent les valeurs des résistances séries, dans une seconde étape. Une autre méthode a été développée en tenant compte des variations des paramètres Z en fonction de la fréquence. En effet ceux-ci contiennent également les informations des capacités extrinsèques ainsi que de gds.[30]

Les inductances séries sont extraites à partir des parties imaginaires de Z pour Vds=0 V et Vgs>>Vth

[53].

2.4.3.3 Polarisation quelconque

L'impact des zones de LDD sur le fonctionnement des MOSFET SOI dans les micro-ondes a été décrit précédemment dans ce chapitre. Ces zones de faible dopage rendent les impédances séries extrinsèques dépendantes de la polarisation de grille. Cet effet doit être pris en compte dans l'étude du MOSFET SOI et notamment lors de l'extraction des paramètres. Par conséquent, ces impédances doivent être extraites pour chaque point de polarisation. Quelques méthodes sont décrites dans la littérature afin d'obtenir directement les paramètres extrinsèques et intrinsèques des MOSFET au même point de polarisation.

La méthode décrite par Lee peut être améliorée afin de permettre d'extraire les données à partir d'une simple régression linéaire. Ainsi, les performances de l'extraction sont accrues en terme de rapidité et de simplicité. Cette méthode a été mise au point par Raskin[29]. Elle repose sur

CHAPITRE II

116

l'étude des couples Zi,,j en fonction des paramètres Zk,l avec i, j, k et l = 1 ou 2 et (i,j)≠(k,l). Les contraintes de cette méthode sont pour l'extraction des inductances. Afin d'estimer Lg, il est nécessaire de connaître l'inductance de source. À la vue de la difficulté d'extraire Ls pour les hautes fréquences, son influence sur l'extraction est négligée. Les avantages sur la méthode proposée par Lee sont l'indépendance en fonction des dimensions électroniques et la possibilité d'extraire Lg par des informations de mesure dans les basses fréquences. Une bonne adéquation entre les paramètres obtenus avec les effets non quasi-statiques par la méthode de Raskin et la mesure a été prouvée dans[54] en affinant la valeur des effets non quasi-statiques sur la capacité grille-source. De bons résultats ont été obtenues pour des MOSFET SOI en technologie 0,25µm[55] et pour des MESFET[56].

2.4.4 Optimisation non linéaire

L'exposé des précédentes méthodes d'évaluation des éléments comportementaux du MOSFET SOI partiellement déserté révèle que l'optimisation de fonctions est bien souvent peu précise et ne révèle que le comportement global sans trop de détail. De plus ces méthodes demandent généralement de faire une ou plusieurs études préliminaires afin d'extraire les valeurs des éléments extrinsèques sans considérer les variations de leur valeur en fonction de la polarisation, pour ensuite intégrer ces informations dans l'extraction des paramètres intrinsèques. Ainsi, il est nécessaire de développer une nouvelle une nouvelle méthode d'extraction afin de répondre aux critères suivants :

• extraire tous les paramètres en même temps; • pouvoir s'affranchir des expressions analytiques du modèle comportemental

choisi; • pouvoir ré-employer la même méthode pour différents modèles

comportementaux. • avoir un degré de précision important; • être facile d'utilisation; • être multi-domaine (applicable à l'extraction des paramètres de bruit ou

thermqiues); • pouvoir être automatisée.

Des méthodes d'ajustement de courbes, seules les méthodes d'optimisation non linéaire répondent à ces critères.

L'algorithme d'extraction peut être représenté selon le schéma de la figure 26. Plus en détail, il se construit ainsi :

1. Définissions des fonctions de transfert à ajuster. 2. Estimation des valeurs des éléments extrinsèques et intrinsèques par les méthodes

d'optimisation linéaire ainsi que les caractéristiques Ids(Vds) et Ids(Vgs) en continu. 3. Initialisation des paramètres de contrôle pour les algorithmes d'optimisation non

linéaire. 4. Calcul initial de l'erreur quadratique entre la mesure et le modèle dans l'espace de

Hilbert. 5. Estimation du vecteur de la direction et de la distance de descente par une

méthode du gradient et de recherche linéaire. 6. Mise à jour des paramètres initiaux à optimiser 7. Calcul de l'erreur quadratique entre la mesure et le modèle en incorporant les

nouvelles valeurs optimisées. 8. Comparaison de cette erreur avec des seuils d'erreur minimale d'optimisation.

a. Si elle est plus faible ou identique alors aller en 9. b. Sinon comparaison de cette erreur avec sa valeur précédente.


117

i. Si elle est plus faible ou identique, retour en 5. ii. Si elle est plus élevée, amélioration du pas de descente, retour en 5.

9. Analyse de la variance (AnOVa) et estimation des intervalles de confiance.

Figure 26 : Organigramme détaillée de l'extraction des paramètres du MOSFET SOI.

L'estimation par la méthode de Levenberg-Marquardt[57-59] est proposée dans de nombreuses configurations d'optimisation de systèmes non-linéaires[60-63]. La méthode repose sur l'estimation de paramètres à la manière des méthodes du gradient de Newton. Les avantages sont une grande rapidité de convergence et une forte précision. Cette méthode peut être agrémentée de techniques de recherches linéaires dans l'estimation de la meilleure ‛‛descente”. La méthode de Fletcher-Powell repose sur l'estimation de la région de confiance[64,65]. Cette méthode se révèle parfois plus adaptée et plus précise que la méthode de Levenberg-Marquardt[66-68]. Les deux méthodes ont été utilisées en parallèle afin d'obtenir des résultats significatifs et précis sur les paramètres estimés, voir figure 27. L’estimation est effectuée par rapport à un modèle

Optimisation non linéaire

‛‛De-embedding”

Valeurs initiales

AnOVa

Estimation de l'intervalle de

confiance

Méthode de Levenberg -Marquardt

+ Recherche

linéaire

Méthode de Powell

Dog's Leg

Méthodes d'optimisation

linéaire

Fin

Valeurs physiquement significatives

?

non

oui

Mise à jour des paramètres

initiaux

CHAPITRE II

118

S22

1

2

3

30

210

60

240

90

270

120

300

150

330

180 0

S21

0.1

0.2

0.3

0.4

30

210

60

240

90

270

120

300

150

330

180 0

S12S11

S11

0.2

0.4

0.6

0.8

30

210

60

240

90

270

120

300

150

330

180 0

S21

comportemental qui dépend de la polarisation du dispositif analysé. Ainsi, lorsqu’aucune polarisationest portée aux bornes du MOSFET SOI (transistor à ‛‛froid”), son modèle comportemental comprend essentiellement les capacités et impédances extérieures, voir figure 27.

Figure 27 : Comparaison des paramètres extraits avec la mesure, en représentation polaire et diagramme de Smith. Mesure et estimation du modèle comportemental. f ∈ [10 MHz – 65 GHz].

À la figure 27, de part le fait de la bonne convergence liée la méthode, l'estimation est confondue avec la mesure.

nMOSFET SOI partiellement déserté à ‛‛body” flottantLg=0,24 µm & Nf=30 & Wf=2 µm

Vgs= 0 V - Vds= 0 V


Vgs= 0,8 V - Vds= 0,7 V

f

f

f

f

f

f

mesure estimation


119

3- Performances micro-ondes des MOSFET SOI partiellement désertés 130 nm

Les paramètres de mérite regroupent l'ensemble des valeurs caractérisant les performances d'un dispositif actif.

Le gain transducique L'expression de ce gain ainsi que d'autres définitions de gain sont données en annexe IV.

Il est employé afin d'estimer les pertes lors de l'étude en bruit du MOSFET SOI.

Le critère de stabilité La stabilité est définie à partir du coefficient k de Rollet[69,70].

2 2 2

11 22 12 21 11 22

12 21

12

S S S S S Sk

S S+ − − −

=⋅

(19)

Si k>1, le quadripôle est inconditionnellement stable.

Le gain unilatéral Lorsque S12~0, le facteur de Rollet est alors >> 1. Dans ce cas, le dispositif peut être

assimilé à un quadripôle unilatéral. Le gain est alors défini par le gain unilatéral de Mason[71]. Celui-ci s'écrit :

2

21

12

21 21

12 12

112

SS

US SkS S

−= ⋅

⎛ ⎞− ℜ⎜ ⎟

⎝ ⎠

(20)

Le gain disponible maximum Dans le cas où k>1, la valeur du gain disponible maximum est donné par MAG défini à

l'annexe IV. Si k≤1 MAG sera alors remplacé par MSG.

Fréquence de transition du gain en courant Le gain en courant est défini par le paramètre hybride H21, voir annexe III. La fréquence

de transition fT est la fréquence pour laquelle ce gain l'unité, c'est-à-dire |H21|=1. A partir du schéma équivalent donné à la figure 22, il est possible d'estimer H21(ω). Ainsi,

fT peut s'exprimer en fonction des paramètres intrinsèques du MOSFET SOI, voir figure 28. En négligeant les effets liés à la zone ‛‛body” ainsi que les effets non quasi-statique, H21 vaut :

2 2121

1 11 ( )m

gs gd

Yi YHi Y j C Cω

−−= = ≈⋅ +

(21)

Lorsque |H21|=1, ( )2m

Tgs gd

gfC Cπ

≈⋅ +

(22)

Les variations de fT en fonction de gm sont illustrées à la figure 28. Il est ainsi possible de noter la linéarité entre fT et gm.

À noter que fT peut être optimisé en fonction de Ids, voir la figure 28. Le maximum de la courbe est obtenu pour gm,max.

CHAPITRE II

120

020406080

100120140160

0 0,01 0,02 0,03 0,04 0,05

fT - 0,4 fmax - 0,4fT - 0,8 fmax - 0,8fT -1,1 fmax - 1,1fT -1,2 fmax - 1,2

020406080

100120140160

0,03 0,035 0,04 0,045 0,05 0,055 0,06 0,065

fT - 0,4 fmax - 0,4fT - 0,8 fmax - 0,8fT -1,2 fmax - 1,2

020406080

100120140160

80 85 90 95 100 105 110

fmax - 0,8

fmax - 1,1

fmax - 1,2

Figure 28 : Variations de fT et de fmax en fonction de Ids et de la transconductance gm. Les symboles carrés ainsi que les triangles représentent respectivement les valeurs de fT et de fmax.

Fréquence maximale d'oscillation La fréquence maximale d'oscillation ou fmax définit la fréquence pour laquelle le gain en

puissance est unitaire, voir figure 28. Celle-ci dépend de fT, voir figure 29, et s'écrit[72] :

( )max

2 2T

T g gd ds g s

fff R C g R Rπ

=+ +

(23)

À noter que les variations de Rs en fonction de Vgs sont minoritaires et donc les données illustrées à la figure 29 ne sont pas sensibles aux variations de sa valeur.

Vu que fmax est directement fonction de fT, fmax varient de la même façon que fT en fonction de gm sont illustrées à la figure 28. De même la valeur maximale de fmax peut être obtenu en choisissant une valeur adéquate de Ids, c'est-à-dire pour gm,max, voir la figure 28.

Figure 29 : Variations de fT en fonction de fmax pour différentes polarisations (Vds et Vgs).


f (G

Hz)

Ids (A) gm (ms)

f max (

GH

z)

fT (GHz)


Vgs = 0,4 V Vgs = 0,4 VVgs = 0,8 VVgs = 1,1 VVgs = 1,2 V

Vgs = 0,8 V Vgs = 1,1 V Vgs = 1,2 V

Vgs = 0,4 V Vgs = 0,4 VVgs = 0,8 VVgs = 0,8 V

Vgs = 1,2 V Vgs = 1,2 V

Vgs = 0,8 VVgs = 1,1 VVgs = 1,2 V

f (G

Hz)


121

4- Conclusion

Ce chapitre traite des techniques de mesure et à la méthode d'extraction des paramètres comportementaux des MOSFET SOI partiellement désertés. Différentes techniques de caractérisations ont été abordées afin d'indiquer leurs principaux avantages ainsi que les limites de ces méthodes. Cependant, pour les paramètres en petit signal des MOSFET SOI partiellement désertés, une méthode de caractérisation a été établie reposant sur les techniques d'optimisation de Levenberg-Marquardt ainsi que de Powell-Fletcher. Ainsi, l'ajustement des courbes s'effectue sur la base d'un modèle comportemental inclus les éléments intrinsèques et extrinsèques du MOSFET SOI partiellement déserté. Les représentations schématiques des éléments extrinsèques et intrinsèques sont données respectivement à la figure 15 et à la figure 22.

En résumé, un modèle micro-onde doit répondre aux exigences suivantes :

1. être proche de la Physique pour le dispositif étudié; 2. continuité; 3. compatibilité avec les modèles du MOSFET en statique; 4. prédiction de toutes les dépendances des paramètres en petit signal; 5. bonne estimation du bruit micro-onde.

CHAPITRE II

122

Bibliographie

[1] Agilent, “Undertstanding the Fundamental Principles of Vector Network Analysis”, AN 1287-1 USA, Agilent Technologies, 14 p., 2000.

[2] Agilent, “S-Parameters Theory and Application”, USA, Hewlett Packard, p., 1967. [3] J. K. Hunton, “Analysis of Microwave Measurement Techniques by Means of Signal

Flow Graphs”, IRE Transactions on Microwave Theory and Techniques, vol. 8, 2, pp. 1960. [4] D. C. Youla, “On Scattering Matrices Normalized to Complex Port Numbers”, Proceedings

of the IRE, vol. 49, 7, pp. 1961. [5] K. Kurokawa, “Power Waves and the Scattering Matix”, IEEE Transactions on Microwave

Theory and Techniques, vol. pp. 194 - 202, 1965. [6] P. Penfield, “Noise in Negative Resistance Amplifiers”, IRE Transactions on Circuit Theory,

vol. 7, pp. 166 - 170, 1960. [7] Agilent, “Exploring the Architectures of Network Analysers”, AN 1287-2 USA, Agilent

Technologies, 12 p., 2000. [8] S. A. Wartenberg, “Rf Measurements of Die and Packages”, Artech House, 224 p., 2002. [9] Agilent, “Specifying Calibration Standards in the Hp 8510 Network Analyzer”, 8510-5A

USA, Agilent Technologies, 16 p., 1988. [10] G. F. Engen and C. A. Hoer, “"Thru-Reflect-Line": An Improved Technique for

Calibrating the Dual Six-Port Automatic Network Analyser”, IEEE Transactions on Microwave Theory and Techniques, vol. 27, 12, pp. 987 - 993, 1979.

[11] Agilent, “Network Analysis Applying the 8510 Trl Calibration for Non-Coaxial Measurements”, 8510-8A USA, Agilent Technologies, 24 p., 2001.

[12] R. B. Marks, “A Multiline Method of Network Analyser Calibration”, IEEE Transactions on Microwave Theory and Techniques, vol. 39, 7, pp. 1205 - 1215, July 1991.

[13] H. Heuermann and B. Schiek, “Robust Algorithms for Txx Network Analyser Self-Calibration Procedures”, IEEE Transactions on Instrumentation and Measurement, vol. 43, 1, pp. 18-23, 1994.

[14] H.-J. Eul and B. Schiek, “A Generalized Theory and New Calibration Procedures for Network Analyser Self-Calibration”, IEEE Transactions on Microwave Theory and Techniques, vol. 39, 4, pp. 724 - 731, 1991.

[15] M. A. Maury, S. L. March and G. R. Simpson, “Lrl Calibration of Vector Network Analysers”, Microwave Journal, vol. 30, 5, pp. 1987.

[16] Agilent, “Making Successful Noise Figure Measurements”, 57-3 USA, Agilent Technologies, 20 p., 2000.

[17] J.-L. Carbonero, “Développement Des Méthodes De Mesures En Hyperfréquences Sur Tranches De Silicium Et Application À La Caractérisation Des Technologies Cmos Et Bicmos Sub-Microniques”, Thèse Optique, Opto-électronique et Micro-ondes, Institut National Polytechnique de Grenoble, Grenoble, 248 p., 1996.

[18] T. E. Kolding, “On-Wafer Calibration Techniques for Giga-Hertz Cmos Measurements”, International Conference on Microelctronic Test Structures, Goteborg, Swed, pp. 105-110, 15-18 March 1999.

[19] T. E. Kolding, “A Four-Step Method for De-Embedding Gigahertz on-Wafer Cmos Measurements”, IEEE Transactions on Electron Devices, vol. 47, 4, pp. 734 - 740, 2000.


123

[20] T. E. Kolding, “General Accuracy Considerations of Microwave on-Wafer Silicon Device Measurements”, IEEE Microwave Theory and Techniques Symposium, pp. 1839-1842, 2000.

[21] M. C. A. M. Koolen, J. A. M. Geelen and M. P. J. G. Versleijen, “An Improved De-Embedding Technique for on-Wafer High-Frequency Characterization”, IEEE Bipolar Circuits and Technology Meeting, pp. 188 - 191, 1991.

[22] T. E. Kolding, “On Wafer Calibration Techniques for Gigahertz Cmos Measurements”, Proceedings of the IEEE International Conference on Microelectronic Test Structures, Goteborg, Sweden pp. 105-110, 15-18 March 1999.

[23] S. Bousnina, C. Falt, P. Mandeville, et al., “An Accurate on-Wafer Deembedding Technique with Application to Hbt Devices Characterization”, IEEE Transactions on Microwave Theory and Techniques, vol. 50, 2, pp. 420 - 424, 2002.

[24] R. A. Pucel, W. Struble, R. Hallgren, et al., “A General Noise De-Embedding Procedure for Packaged Two-Port Linear Active Devices”, IEEE Transactions on Microwave Theory and Techniques, vol. 40, 11, pp. 2013-2024, 1992.

[25] E. P. Vandamme, D. M. M.-P. Schreurs and C. van Dinther, “Improved Three-Step De-Embedding Method to Accurately Account for the Influence of Pad Parasitics in Silicon on-Wafer Rf Test-Structures”, IEEE Transactions on Electron Devices, vol. 48, 4, pp. 737 - 742, 2001.

[26] H. Cho and D. E. Burk, “A Three-Step Method for the De-Embedding of High-Frequency S-Parameter Measurements”, IEEE Transactions on Electron Devices, vol. 38, 6, pp. 1371 - 1375, June 1991.

[27] J. P. Raskin, “Direct Extraction of the Series Equivalent Circuit Parameters for the Small-Signal Model of Soi Mosfet's”, IEEE Microwave and Guided Wave Letters, vol. 7, 12, pp. 408 - 410, 1997.

[28] R. Gillon, J. P. Raskin, D. Vanhoenacker, et al., “Determining the Reference Impedance of on-Wafer Tlr Calibrations on Lossy Substrates”, Proceedings of the European Microelectronics Conference, Prague, Czech Republic, pp. 170-173, 11-13 September 1996.

[29] J. P. Raskin, “Modeling, Characterization and Optimization of Mosfet's and Passive Elements for the Synthesis of Soi Mmic's”, Thèse Laboratoire d'Hyperfréquences, Université Catholique de Louvain, Louvain-La-Neuve, 200 p., 1997.

[30] O. Rozeau, “Caractérisation Et Modélisation En Radiofréquence De Composants Intégrés En Technologies Silicium-Sur-Isolant”, Thèse E.E.A.T.S., Institut National Polytechnique de Grenoble, Grenoble, 189 p., 2000.

[31] Y. Tsividis, “Operation and Modeling of the Mos Transistor”, Columbia University, WCB McGraw-Hill, 620 p., 1999.

[32] C. Enz, “Mos Transistor Model Valid in All Regions of Operation”, IEEE Transactions on Microwave Theory and Techniques, vol. 50, 1, pp. 340 - 359, January 2002.

[33] K. Shirakawa, H. Oikawa, T. Shimura, et al., “An Approach to Determining an Equivalent Circuit for Hemt's”, IEEE Transactions on Microwave Theory and Techniques, vol. 43, 3, pp. 499 - 503, 1995.

[34] D. H. Treleaven and F. N. Trofimenkoff, “Mos Fet Equivalent Circuit at Pinch-Off”, Proceedings of the IEEE, vol. 54, 09, pp. 1223 - 1224, September 1966.

[35] H. Johnson, “A High-Frequency Representation of the Mos Transistor”, Proceedings of the IEEE, vol. pp. 1970-1971, December 1966.

[36] M. B. Das, “Generalised High-Frequency Network Theory of Field-Effect Transistors”, Proceedings of the IEE, vol. 114, 1, pp. 50 - 59, January 1967.

[37] J. P. Raskin, R. Gillon, D. Vanhoenacker, et al., “Direct Extraction Method of Soi Mosfet Transistors Parameters”, Proceedings of the IEEE International Conference on Microelectronic Test Structures, pp. 191 - 194, 1996.

[38] C. Enz, F. Krummenacher and E. A. Vittoz, “An Analytical Mos Transistor Model Valid in All Regions of Operation and Dedicated to Low-Voltage and Low-Current

CHAPITRE II

124

Applications”, Analog Integrated Circuits and Signal Processing, vol. 8, Special issue, pp. 83 - 114, July 1995.

[39] C. C. Enz and Y. Cheng, “Mos Transistor Modeling for Rf Ic Design”, IEEE Transactions on Solid-State Circuits, vol. 35, 2, pp. 186 - 201, February 2000.

[40] S. H.-M. Jen, C. Enz, D. Pehlke, et al., “Accurate Modeling and Parameter Extraction for Mos Transistors Valid up to 10 Ghz”, IEEE Transactions on Electron Devices, vol. 46, 11, pp. 2217-2226, 1999.

[41] J. A. Geurst, “Calculation of High-Frequency Characteristics of Thin-Film Transistors”, Solid-State Electronics, vol. 8, 1, pp. 88 - 90, 1965.

[42] E. C. Levy, “Complex Curve Fitting”, IRE Transactions on Automatic Control, vol. 4, 5, pp. 37-44, May 1959.

[43] P. A. Payne, “An Improved Technique for Transfer Function Synthesis from Frequency Response Data”, IEEE Transactions on Automatic Control, vol. pp. 480 - 483, August 1970.

[44] C. K. Sanathanan and J. Koerner, “Transfer Function Synthesis as a Ratio of Two Complex Polynomials”, IEEE Transactions on Automatic Control, vol. pp. 56 - 58, January 1963.

[45] C. F. Chen and B. L. Philip, “Accurate Determination of Complex-Root Transfer Functions from Frequency Response Data”, IEEE Transactions on Automatic Control, vol. 7, pp. 356 - 358, July 1965.

[46] R. Pintelon, P. Guillaume, Y. Rolain, et al., “Parametric Identification of Transfer Functions in the Frequency Domain - a Survey”, IEEE Transactions on Automatic Control, vol. 39, 11, pp. 2245-2260, November 1994.

[47] M. D. Sidman, F. E. DeAngelis and G. C. Verghese, “Parametric System Identification on Logarithmic Frequency Response Data”, IEEE Transactions on Automatic Control, vol. 36, 9, pp. 1065-1070, September 1991.

[48] D. Lovelace, J. Costa and N. Camilleri, “Extracting Small-Signal Model Parameters of Silicon Mosfet Transistors”, IEEE MTT-S International Microwave Symposium Digest, vol. pp. 865 - 867, 1994.

[49] G. Dambrine, A. Cappy, F. Heliodore, et al., “A New Method for Determining the Fet Small-Signal Equivalent Circuit”, IEEE Transactions on Microwave Theory and Techniques, vol. 36, 7, pp. 1151-1159, 1988.

[50] J. A. Reynoso-Hernandez, F. E. Rangel-Patino and J. Perdomo, “Full Rf Characterization for Extracting the Small-Signal Equivalent Circuit in Microwavefet's”, IEEE Transactions on Microwave Theory and Techniques, vol. 44, 12, pp. 2625-2632, 1996.

[51] N. Rorsman, M. Garcia, C. Karlsson, et al., “Accurate Small-Signal Modeling of Hfet's for Millimeter-Wave Applications”, IEEE Transactions on Microwave Theory and Techniques, vol. 44, 3, pp. 432 - 436, 1996.

[52] E. P. Vandamme, D. Schreurs, C. Van Dinther, et al., “Development of a Rf Large Signal Mosfet Model, Based on an Equivalent Circuit, and Comparison with the Bsim3v3 Compact Model”, Solid-State Electronics, vol. 46, pp. 353 - 360, 2002.

[53] R. Sung, P. Bendix and M. B. Das, “Extraction of High-Frequency Equivalent Circuit Parameters of Submicron Gate-Length Mosfet's”, IEEE Transactions on Electron Devices, vol. 45, 8, pp. 1769-1775, August 1998.

[54] J. P. Raskin, “Accurate Soi Mosfet Characterization at Microwave Frequencies for Device Performance Optimization Ans Analog Modeling”, IEEE Transactions on Electron Devices, vol. 45, 5, pp. 1017-1025, 1998.

[55] B. Iñiguez, J. P. Raskin, L. Demeûs, et al., “Deep-Submicrometer Dc-to-Rf Soi Mosfet Macro-Model”, IEEE Transactions on Electron Devices, vol. 48, 9, pp. 1981-1988, 2001.

[56] S. Manohar, A. Pham and N. Evers, “Direct Determination of the Bias-Dependent Series Parasitic Elements in Sic Mesfets”, IEEE Transactions on Microwave Theory and Techniques, vol. 51, 2, pp. 597 - 600, 2003.


125

[57] D. W. Marquardt, “An Algorithm for Least Squares Estimation of Nonlinear Parameters”, Journal of Society of Industrial Applied Mathematics, vol. 11, 2, pp. 431 - 441, June 1963.

[58] C. Kanzow, N. Yamashita and M. Fukushima, “Levenberg-Marquardt Methods with Strong Local Convergence Properties for Solving Nonlinear Equations with Convex Constaints”, Journal of Computational and Applied Mathematics, vol. 173, 2, pp. 321 - 343, 2005.

[59] N. Yamashita and M. Fukushima, “On the Rate of Convergence of the Levenberg-Marquardt Method”, Computing, vol. 15, Supplement, pp. 239-249, 2001.

[60] R. J. Bowman and C. C. Brewster, “Determining the Zeros Ans Poles of Linear Circuit Networks Using Function Approximation”, IEEE Transactions on Computer-Aided Design, vol. 6, 4, pp. 678 - 690, July 1987.

[61] K. M. Brown and J. E. J. Dennis, “Derivative Free Analogues of the Levenberg-Marquardt and Gauss Algorithm for Nonlinear Squares Approximation”, Numerische Mathematik, vol. 18, 4, pp. 289 - 297, January 1972.

[62] W. H. Press, W. T. Vetterling, S. A. Teukolsky, et al., “Numerical Recipies in C the Art of Scientific Computing”, C. U. Press, 963 p., 1992.

[63] A. L. Caviglia and A. A. Iliadis, “A Large-Signal Soi Mosfet Model Including Dynamic Self-Heating Based Onsmall-Signal Model Parameters”, IEEE Transactions on Electron Devices, vol. 46, 4, pp. 762 - 768, April 1999.

[64] J. F. Bonnans and G. Launay, “An Implicit Trust Region Algorithm for Contrained Optimization”, INRIA - Rapports de Recherche, vol. 1780, RR 1780, Programme 5, 5, pp. 1-22, October 1992.

[65] C. Voglis and I. E. Lagaris, “A Rectangular Trust Region Dogleg Approach for Unconstrained and Bound Constrained Nonlinear Optimization”, WSEAS Conference, Corfu, Greece, pp. 17-19 August 2004.

[66] M. W. Trosset, “Trust Regions and Ridge Analysis”, Proceedings of the Joint Statistical Meetings, American Statis-tical Association San Francisco, California, USA, pp. 4287-4291, 3-7 August 2003.

[67] F. Vanden Berghen, “Condor: A Constrained, Non-Linear, Derivative-Free Parallel Optimizer for Continuous, High Computing Load, Noisy Objective Functions.” Thèse IRIDIA, Université Libre de Bruxelles, Faculté des Sciences Appliquées, Bruxelles 219 p., 2004.

[68] E. Mizutani, “Computing Powell's Dogleg Steps for Solving Adaptive Networks Nonlinear Least-Squares Problems”, Proceedings of the International Fuzzy Systems Association World Congress, Hsinchu, Taiwan, pp. 959-963., 17-20 August 1999.

[69] J. Rollett, “Stability and Power-Gain Invariants of Linear Two Ports”, IRE Transactions on Circuit Theory, vol. 9, 3, pp. 29-32, March 1962.

[70] J.-G. Su, S.-C. Wong and C.-Y. Chang, “An Investigation on Rf Cmos Stability Related to Bias and Scaling”, Solid-State Electronics, vol. 46, pp. 451 - 458, 2002.

[71] S. Mason, “Power Gain in Feedback Amplifier”, IRE Transactions on Circuit Theory, vol. 1, 6, pp. 20-25, June 1954.

[72] S. M. Sze, “Physics of Semiconductor Devices”, New York, Wiley Inter-Science, 868 p., 1981.

[73] ITRS, “Radio Frequency and Analog/Mixed Signal Technologies for Wireless Communications”, Austin, Tx, USA The International Technology Roadmap for Semiconductors, 41 p., 2003.

[74] ITRS, “Update - Radio Frequency and Analog/Mixed Signal Technologies for Wireless Communications ”, Austin, Tx, USA The International Technology Roadmap for Semiconductors, 35 p., 2004.

chapitre ii : méthode de caractérisation micro-ondes...

Documents