chapitre 2 caractérisation électrique du transistor...

46
Chapitre 2 : Caractérisation électrique du transistor JFET-SiC Rami MOUSA Caractérisation, modélisation et intégration de JFET de puissance en carbure de silicium dans des convertisseurs haute température et haute tension Thèse INSA de LYON AMPERE 59 Chapitre 2 Caractérisation électrique du transistor JFET-SiC 1 Introduction La disponibilité de JFET-SiC échantillonnés en nombre limité a encouragé des utilisateurs à évaluer les performances de ces composants dans différentes applications. La phase de caractérisation est une étape indispensable avant tout utilisation de ces nouveaux composants. Cette étape permet de déterminer le comportement des composants dans les conditions réelles de fonctionnement. La caractérisation permet de déterminer les paramètres importants du composant (tenue en tension, tension de blocage (V T0 ), courant de saturation, résistance à l’état passant,…). A partir de ces paramètres, une estimation des conditions limites externes imposées sur le composant sera possible (commande, charge, température,…). Dans ce chapitre, nous présentons les résultats de caractérisations électriques que nous avons réalisé sur des JFET-SiC. Tout d’abord, nous présentons les mesures expérimentales effectuées sur des JFET-SiCED, ensuite nous présentons les caractérisations électriques réalisées sur le JFET-SemiSouth. 2 Mesure expérimentale des transistors JFET-SiC 2.1 Caractérisation électrique des transistors JFET-SiCED Les transistors JFET-SiCED caractérisés possèdent une structure verticale qui intègre deux canaux (un canal latéral pour le contrôle de grille et un canal vertical pour la tenue en tension) [Fiedrichs'00]. Nous présentons ensuite les résultats de caractérisation électrique statique et dynamique réalisée sur trois versions de ces composants. Les trois versions sont nommées, version-1 (1300 V 2 A), version-2 (1500 V 4 A) et version-3 (1200 V 15 A). Ces mesures ont été réalisées pour des températures comprises entre 25°C et 225°C.

Upload: others

Post on 01-Jun-2020

23 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

59

Chapitre 2

Caractérisation électrique du transistor

JFET-SiC

1 Introduction

La disponibilité de JFET-SiC échantillonnés en nombre limité a encouragé des

utilisateurs à évaluer les performances de ces composants dans différentes applications. La

phase de caractérisation est une étape indispensable avant tout utilisation de ces nouveaux

composants. Cette étape permet de déterminer le comportement des composants dans les

conditions réelles de fonctionnement. La caractérisation permet de déterminer les paramètres

importants du composant (tenue en tension, tension de blocage (VT0), courant de saturation,

résistance à l’état passant,…). A partir de ces paramètres, une estimation des conditions

limites externes imposées sur le composant sera possible (commande, charge,

température,…).

Dans ce chapitre, nous présentons les résultats de caractérisations électriques que nous

avons réalisé sur des JFET-SiC. Tout d’abord, nous présentons les mesures expérimentales

effectuées sur des JFET-SiCED, ensuite nous présentons les caractérisations électriques

réalisées sur le JFET-SemiSouth.

2 Mesure expérimentale des transistors JFET-SiC

2.1 Caractérisation électrique des transistors JFET-SiCED

Les transistors JFET-SiCED caractérisés possèdent une structure verticale qui intègre

deux canaux (un canal latéral pour le contrôle de grille et un canal vertical pour la tenue en

tension) [Fiedrichs'00]. Nous présentons ensuite les résultats de caractérisation électrique

statique et dynamique réalisée sur trois versions de ces composants. Les trois versions sont

nommées, version-1 (1300 V – 2 A), version-2 (1500 V – 4 A) et version-3 (1200 V – 15 A).

Ces mesures ont été réalisées pour des températures comprises entre 25°C et 225°C.

Page 2: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

60

2.1.1 Description des composants

Les deux versions 1 et 2 sont connectées dans une configuration particulière, appelée

le montage cascode (un MOSFET-Si basse tension branché en série avec le JFET-SiC haute

tension). Afin de caractériser le transistor JFET seul, le MOSFET doit être à l’état ouvert (état

bloqué) en court-circuitant la source avec sa grille. Ces deux versions sont montées dans un

package IXYS i4. La version-3 (JFET seul) est montée dans un package TO3, ce qui limite la

température à 225°C. La figure (1) montre le schéma de connexion interne du montage

cascode ainsi que les boîtiers des trois versions.

Figure (1). Description schématique du montage cascode (gauche). Boîtier V1 et V2 (milieu), V3 (droite).

Le tableau (1) résume les paramètres électriques (RON et IDSsat) pour les trois versions

de JFET-SiCED à la température ambiante et pour une tension VGS = 0 V.

JFET-SiC V1 V2 V3

RON (résistance à l’état

passant) 1 0.5 0.2

IDSsat (courant de

saturation)

3 A 12 A 42 A

Tableau (1). Caractéristiques électriques (RON et IDSsat) mesurées pour les trois versions.

2.1.2 Caractérisation électrique statique en mode de polarisation directe

Pour caractériser le transistor JFET en mode de polarisation directe, on applique une

tension VDS positive pour des tensions de polarisation de grille VGS négatives et comprises

entre 0 V et la tension de blocage. Les valeurs de la tension de polarisation VDS ont été

choisies de manière à distinguer les deux régions de fonctionnement (linéaire et saturée)

[Mousa'07]. Pour effectuer ces mesures qui impliquent de forts courants, nous avons utilisé le

traceur de caractéristiques Tektronix 371A. Ce traceur permet d’effectuer la caractérisation de

composants en régime pulsé et peut atteindre au maximum une puissance de 3000 W, un

courant de 400 A et une tension de 3000 V. Généralement, la durée des impulsions est de

250 µs avec une période de 40 ms. La caractérisation de composants en mode pulsé permet

d’atteindre des courants élevés et de limiter les problèmes d’auto-échauffement. L’utilisation

des entrées Sense sur ce traceur permet de tenir compte de la différence de potentiel

apparaissant dans les fils reliant le composant au traceur. La figure (2) montre une

photographie du traceur Tektronix 371A.

Page 3: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

61

Figure (2). Photographie du traceur Tektronix 371A avec son boîtier de connexion.

Les mesures ont été réalisées à différentes températures. Pour chauffer le composant,

nous avons utilisé un four à air pulsé. Ce four permet de contrôler la température dans une

plage comprise entre 25°C et 300°C. La figure (3) montre une photographie de ce four.

Figure (3). Photographie du four à air pulsé (25°C-300°C).

Les figures (4 et 5) montrent les caractéristiques statiques (IDS-VDS-VGS) pour le

transistor JFET-SiCED V2 à des températures comprises entre 25°C et 225°C.

Page 4: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

62

Figure (4). Caractéristiques électriques statiques en polarisation directe du JFET-SiCED V2 à la

température 25°C.

Figure (5). Caractéristiques électriques statiques en polarisation directe du JFET-SiCED V2 à la

température 225°C.

Sur ces réseaux de courbes, on peut observer que le fonctionnement du JFET en

statique direct peut être divisé en trois régimes [Mathiau'01] :

Le régime linéaire (VDS << VDSsat), appelé également le régime ohmique. Ce

régime correspond à une évolution quasi linéaire du courant de sortie IDS pour

de faibles valeurs de la tension de drain VDS (pour un VGS donné). En effet la

section du canal conducteur est presque uniforme puisqu’elle dépend

Page 5: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

63

principalement de la commande VGS. Dans cette zone, le JFET se comporte

comme une résistance contrôlée par la tension de grille VGS. Dans la région

ohmique des caractéristiques IDS-VDS du JFET, la résistance à l’état passant

représente l’inverse de la pente du courant de drain à faible VDS. Par définition

cette résistance est appelée la résistance à l’état passant et peut être calculée à

partir de la relation suivante :

0, 0GS DS

DSON

DS V V

VR

I (1)

Le régime sous linéaire (VDS ≤ VDSsat). En augmentant la tension de

polarisation VDS, l’extension de la zone de charge d’espace devient de plus en

plus large dans le canal. La déformation du canal devient donc significative et

la conductance diminue. Le courant présente alors une variation sous linéaire

avec la tension VDS et amorce une saturation.

Le régime de saturation (VDS ≥ VDSsat). Le canal conducteur est pincé, les zones

de charge d’espace se rejoignent, le courant IDS est égal au courant de

saturation IDSsat.

La figure (6) montre un schéma de caractéristique statique avec les trois régimes de

fonctionnement, et la figure (7) montre l’évolution de la section conductrice des deux canaux

du JFET pour ces régimes.

Figure (6). Schéma de caractéristique statique montrant les trois régimes de fonctionnement en statique

direct.

Page 6: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

64

Régime linéaire

Régime sous linéaire

Régime de saturation

Figure (7). Evolution de la section conductrice des deux canaux du JFET dans les trois régimes de

fonctionnement. Régime linéaire à gauche, régime sous linéaire au milieu et régime saturé à droite.

On peut remarquer qu’avec l’augmentation de la température, la résistance augmente

(pente plus faible). La cause de ce phénomène est la température qui provoque la diminution

de la mobilité et donc l’augmentation de la résistivité dans un semi-conducteur [Planson'03,

Tournier'03]. Par contre les températures élevées provoquent des courants de fuite plus élevés,

et par conséquent la tension de seuil du composant VT0 diminue.

De plus, on note que la zone saturée se produit pour une tension VDS plus élevée quand

on se trouve à température plus élevée. Cela est dû au fait que la vitesse de transport des

porteurs diminue avec l’augmentation de la température. Cette vitesse augmente avec le

champ électrique de conduction, v E , jusqu’à un maximum appelé la vitesse de saturation.

La dépendance de la mobilité en fonction de la température peut être exprimée par la relation

suivante [Chinthavali'04] :

0

0

T

T (2)

Où µ0 est la mobilité à la température ambiante T0, et α est une constante qui varie entre -1.8

et -2.5.

Pour une même température, on remarque que la caractéristique s’affaisse quand on se

rapproche de VGS = VT0. En effet, plus la tension VGS est négative, plus la largeur du canal de

conduction est réduite, jusqu’à atteindre une valeur (VT0) qui correspond à la non conduction

du JFET. Les niveaux de courant sont donc plus faibles car la conductance est plus faible.

A partir de ces mesures, nous avons tracé l’évolution de la résistance à l’état passant

RON en fonction de la température pour les trois versions du JFET. La figure (8) montre la

variation de RON en fonction de la température.

Page 7: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

65

Figure (8). Evolution de la résistance à l’état passant en fonction de la température à VGS = 0V pour les

trois versions.

Le transistor JFET est un composant de type normally-on (normalement fermé), c'est-

à-dire que le courant IDS circule à travers le JFET pour une tension VGS = 0 V. La figure (9)

montre l’évolution du courant de saturation IDSsat en fonction de la température pour VGS =

0 V.

Figure (9). Evolution du courant de saturation en fonction de la température à VGS = 0 V pour les trois

versions (gauche), pourcentage de la diminution du courant de saturation normalisé à sa valeur à la

température ambiante pour les trois versions (droite).

Comme le montre la figure (9), le courant de saturation du JFET diminue avec

l’augmentation de la température. Le courant de saturation de la version-2 varie de 11.83 A à

la température ambiante à une valeur de 4.73 A à 225°C (réduction d’un facteur 2.5). Pour la

version-3 ce courant diminue de 42 A à la température ambiante à une valeur de 24.05 A à

225°C (réduction d’un facteur 1.75). La variation du courant de saturation et de la résistance à

l’état passant pour les trois versions en fonction de la température montre que la version-3 du

JFET possède la plus faible dépendance en fonction de la température par rapport aux deux

autres versions.

La caractéristique de transfert du JFET, en régime de saturation, est donnée par la

variation du courant de saturation IDSsat en fonction de la tension de polarisation VGS. Cette

Page 8: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

66

caractéristique résume bien les limites du JFET : courant de drain maximal IDSsat pour une

tension VGS nulle, et courant de drain nul pour une tension VGS égale à la tension de seuil VT0

(tension de cut-off VGco) [Mathieu'01]. La figure (10) montre les caractéristiques de transfert

IDSsat-VGS pour le transistor JFET V2 en fonction de la température.

Figure (10). Variation du courant de saturation IDSsat en fonction de VGS à des températures comprises

entre 25°C et 225°C pour le JFET V2.

Sur la figure (10), on observe que le courant de saturation du JFET varie non

linéairement en fonction de VGS. On peut également noter que pour une température donnée,

ce courant diminue avec la diminution de VGS. Cette réduction est due à la réduction de la

largeur du canal avec la diminution de VGS, et pour des polarisations négatives correspondant

à VT0, ce courant devient nul.

2.1.3 Caractérisation électrique statique en mode de polarisation inverse.

Pour caractériser le transistor JFET en mode inverse, on applique une tension négative

entre drain et source (VDS < 0) pour des tensions de commande VGS négatives et comprises

entre 0 V et la tension de pincement [Funaki'06]. Pour effectuer ces mesures nous avons

utilisé le traceur Tektronix 371A simultanément avec le four à air pulsé pour les mesures à

haute température.

Les transistors JFET-SiCED possèdent une structure verticale qui intègre une diode

interne entre drain et source. Cette diode est connectée en parallèle avec le canal de

conduction [Fridriechs'00]. Par conséquent le JFET peut conduire un courant inverse

indépendant des conditions de conduction du canal qui sont affectés par la tension VGS. Les

figures suivantes (11 et 12) montrent les caractéristiques statiques inverses pour le transistor

JFET V2 à des températures comprises entre la température ambiante et 225°C.

À partir de ces figures, on constate que le courant inverse du JFET circule même si la

tension VGS est inférieure à la tension de pincement du fait de l’existence de la diode interne.

Pour de faibles valeurs de la tension de polarisation VDS, le courant inverse circule

principalement dans le canal de conduction. Cependant, quand cette tension dépasse la tension

de diffusion de la jonction PN de la diode interne (Vbi), le courant inverse commence à

Page 9: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

67

circuler à travers la diode interne. Ce phénomène peut être clairement observé sur les

caractéristiques inverses à 225°C (figures 12), comme un changement discontinu du courant

IDS en fonction de la tension VDS pour des valeurs de VGS supérieures à la tension de

pincement.

Avec l’augmentation de la température, la conductivité du canal du JFET diminue et

par conséquent le courant inverse diminue aussi.

Le JFET demande une tension de polarisation de grille bien inférieure à la tension de

seuil VT0 pour bloquer complètement le canal dans les conditions de polarisation inverse.

Figure (11). Caractéristiques statiques en polarisation inverse du JFET-SiCED V2 à la température 25°C.

Figure (12). Caractéristiques statiques en polarisation inverse du JFET-SiCED V2 à la température

225°C.

A partir de ces caractéristiques en conduction inverse, on voit l’existence d’une valeur

de VGS qui correspond à la non conduction du canal du JFET. En effet, au-delà de cette

Page 10: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

68

valeur, on n’observe aucune modification de la caractéristique IDS-VDS du JFET. C’est à partir

de cette valeur que nous avons caractérisé la diode interne du JFET.

A partir des caractéristiques statiques en inverse, nous avons extrait la tension de

pincement qu’il faut appliquer sur la grille afin de maintenir l’état bloqué du canal pour les

trois versions, puis nous avons mesuré les caractéristiques statiques en direct de la diode

interne en fonction de la température [Mousa'07]. Les figures (13, 14 et 15) montrent les

caractéristiques statiques en direct de la diode interne pour les trois versions du JFET.

Figure (13). Caractéristiques électriques statiques en direct de la diode interne du JFET-SiCED V1 à des

températures comprises entre 25°C et 225°C et pour VGS = -36 V.

Figure (14). Caractéristiques électriques statiques en direct de la diode interne du JFET-SiCED V2 à des

températures comprises entre 25°C et 225°C et pour VGS = -40 V.

Page 11: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

69

Figure (15). Caractéristiques électriques statiques en direct de la diode interne du JFET-SiCED V3 à des

températures comprises entre 25°C et 225°C et pour VGS = -40 V.

Les résultats de mesures illustrés par les figures (13, 14 et 15) démontrent que la chute

de tension directe de la diode interne diminue avec l’augmentation de la température, du fait

de l’augmentation de la durée de vie de porteurs minoritaires avec celle-ci [Funaki'06]. On

peut également observer que la tension de diffusion Vbi de la diode interne diminue lorsque la

température augmente. Ces résultats montrent que la diode interne du JFET-SiCED est bien

une diode bipolaire. La valeur constatée de la tension de diffusion Vbi est environ 2.7 V,

typique du polytype SiC-4H.

2.1.4 Caractérisation électrique statique en mode de fonctionnement direct bloqué

Pour caractériser le JFET en mode direct bloqué, la grille doit être polarisée

négativement par rapport à la source afin de bloquer le canal de conduction, et le drain doit

être polarisé avec une tension positive par rapport à la source. Pour atteindre ce mode de

fonctionnement, la tension de polarisation du drain doit être positive, et la tension de

polarisation de la grille doit être bien inferieure à la tension de seuil VT0 (VGS << VT0). Le but

de ces mesures est d’estimer la valeur de la tension de drain qui provoque l’apparition de

l’avalanche, et d’évaluer la variation de la tenue en tension du composant en fonction de la

tension de grille VGS et en fonction de la température. Pour effectuer ces mesures nous avons

utilisé le traceur Tektronix 370.

Les figures (16 et 17) montrent les résultats de mesures en direct bloqué pour le

transistor JFET-SiCED V2 (1300 V – 4 A).

Page 12: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

70

Figure (16). Caractérisation électrique statique en direct bloqué du JFET V2 à la température ambiante

pour des différentes valeurs de la tension VGS. IDSmax = 1 mA.

Figure (17). Caractérisation électrique statique en direct bloqué du JFET V2 à VGS = -35 V, pour des

températures comprises entre 25°C et 200°C.

A partir de ces résultats de mesures, on observe que la caractéristique en direct bloqué

du transistor JFET-SiC dépend de la tension de polarisation de grille VGS et de la température.

En effet les courbes de mesures montrent que plus la tension VGS est négative plus la tenue en

tension est importante, jusqu’atteindre une valeur de VGS donnée, au-delà de cette valeur, la

diminution de VGS ne conduit plus à une variation de la tension de claquage VBR. La

caractéristique en direct bloqué du JFET possède un coefficient de température positif, en

effet, comme le montre la figure (17), la tension de claquage du JFET augmente avec

l’augmentation de la température [Friedrichs'06]. Cela peut être expliqué par le fait que le

libre parcours moyen diminue avec la température, ce qui entraine une diminution de la

distance permettant l’accélération des porteurs. Il faut, par conséquent, un champ électrique

plus élevé pour produire le processus d’avalanche [Konstantinov'98, Bano'98, Lee'00].

Page 13: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

71

2.1.5 Mesure dynamique du transistor JFET-SiC

Les caractéristiques dynamiques du transistor JFET peuvent être évaluées à partir de la

mesure des différentes capacités entre ses électrodes (drain, source et grille). Pour effectuer

ces mesures, nous avons utilisé le pont de mesure d’impédance HP4194A. Cet analyseur

d’impédance permet de couvrir une bande de fréquence étendue de 100 Hz à 40 MHz, mais il

est limité à une tension de 40 V. Avec cette méthode, le JFET est symbolisé par un schéma

capacitif constitué de trois capacités CDS, CGD et CGS. La figure (18) montre un schéma

capacitif équivalent du transistor JFET et une photographie de l’analyseur d’impédance

HP4194A.

Figure (18). Schéma capacitif équivalent du JFET (gauche), photo de l’analyseur d’impédance HP4194A

(droite).

Les figures (19, 20 et 21) montrent les résultats de mesures obtenues pour le transistor

JFET-SiCED V2 (1500 V – 4 A) à la température ambiante, ainsi que les circuits de test

utilisés.

Figure (19). Variation de la capacité CDS en fonction de la tension VDS à la température ambiante pour le

transistor JFET V2 (gauche), circuit de mesure de CDS (droite).

Page 14: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

72

Figure (20). Variation de la capacité CGD en fonction de la tension VGD à la température ambiante pour le

transistor JFET V2 (gauche), circuit de mesure de CGD (droite). Zone 1 : pour des tensions supérieures à la

tension de seuil et Zone 2 : pour des tensions inférieures à la tension de seuil.

Figure (21). Variation de la capacité CGS en fonction de la tension VGS à la température ambiante pour le

transistor JFET V2 (gauche), circuit de mesure de CGS (droite).

La mesure de la capacité CDS a été réalisée à l’état bloqué (VGS < VT0), et comme le

montre la figure (19), cette capacité présente une faible dépendance de la tension VGS et varie

non linéairement en fonction de la tension VDS. La variation de la capacité CDS en fonction de

VDS est due à la variation de la largeur de la zone de charge d’espace dans la zone de dérive.

La variation de la capacité CGD en fonction de VGD semble similaire à celle de la capacité CGS

en fonction de VGS pour des tensions supérieures à la tension de seuil VT0 (zone 1 de la figure

20). Pour des tensions inférieures à la tension VT0, la variation de CGD est due à la variation de

la largeur de la zone de charge d’espace dans la région de dérive (zone 2 de la figure 20)

[Funaki'06]. Dans la figure (21 de gauche, point A), on observe que la capacité CGS augmente

pour des valeurs de VGS inférieures à -35 V. Cette augmentation est probablement due à

l’apparition d’un courant de fuite au niveau de la jonction grille-source et qui augmente avec

VGS. La valeur de -35 V correspond à la tenue en tension de cette jonction. Les résultats

expérimentaux montrent que l’influence de la température sur ces capacités est négligeable.

Page 15: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

73

2.1.6 Mesure en commutation sur charge R-L

Les méthodes classiques de caractérisation dynamique C = f(V) présentent plusieurs

inconvénients, notamment leur grande sensibilité aux conditions de mesure, leur mise en

œuvre complexe avec notamment le câblage parasite, et leur éloignement des conditions

réelles d’utilisation [Omari'03].

Dans la plupart des circuits d’électronique de puissance, le transistor JFET-SiC est

utilisé essentiellement comme interrupteur. Le régime transitoire pour passer d’un état bloqué

à l’état passant et vice-versa est appelé le régime de commutation.

Le transistor JFET peut être caractérisé en régime dynamique dans un circuit de

commutation sur charge R-L (résistive et inductive). Cela permet d’extraire de nombreuses

informations sur le comportement du composant en commutation (surtension, fréquence des

oscillations, etc.) [Risaletto'07]. La figure (22) montre un schéma équivalent du circuit de

commutation sur charge R-L, et la figure (23) montre une photographie du circuit de test

utilisé.

Figure (22). Schéma électrique équivalent du circuit de commutation sur charge R-L.

Figure (23). Photographie du circuit de test en commutation sur charge R-L.

Page 16: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

74

Comme le montre la figure (22), ce circuit est constitué d’une source de tension

continue VDC, du transistor JFET-SiC à caractériser, d’une résistance de charge et d’une

inductance de charge.

Le transistor JFET-SiC est commandé en tension sur sa grille à travers une résistance

Rg par un signal qui provient d’une logique de commande de faible puissance. Afin

d’effectuer au mieux la commutation du transistor, il est nécessaire de placer un driver entre

le circuit de logique et la grille du JFET-SiC. La figure (24) montre une photographie du banc

de mesure en commutation sur charge R-L.

Figure (24). Photographie du banc de test utilisé pour la mesure en commutation sur charge R-L.

Dans le circuit de commutation de la figure (23), nous avons utilisé une résistance film

de 50 , 10 W (CGS MPC 10). Pour contrôler la vitesse de commutation, une résistance Rg =

47 a été choisie.

Dans le système de mesure de la figure (24), nous avons utilisé une alimentation en

mode tension XANTREX (XKW 300 – 10) capable de délivrer jusqu’à 300 V, cette

alimentation sert à alimenter le drain du JFET. Pour alimenter le driver, nous avons utilisé un

générateur de tension FI 6303DS. Le générateur d’impulsion utilisé est un HM 8035 (20 MHz

PULSE GENERATOR).

Dans ce système expérimental, nous avons utilisé un oscilloscope numérique

Tektronix TDS 7054 500MHz. Pour mesurer les tensions, nous avons utilisé des sondes de

tension Tek P6139 A 500MHz, et un shunt de 0.025 a été utilisé pour mesurer le courant.

Le choix de la durée et de la récurrence des impulsions doit remplir les spécifications

suivantes :

La durée de l’impulsion doit être suffisamment brève pour que la température

du composant n’ait pas le temps de changer de façon conséquente.

Page 17: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

75

La durée de l’impulsion doit être suffisamment grande pour atteindre le régime

permanent et assurer ainsi une mesure reproductible des tensions et des

courants.

La fréquence de récurrence des impulsions doit être très grande devant la durée

de l’impulsion pour que le composant ait le temps de refroidir.

La figure (25) illustre le chronogramme de la commande du transistor JFET-SiC

utilisé pour la mesure en commutation sur charge R-L.

Figure (25). Chronogramme de la commande du transistor JFET-SiC.

Lorsque le transistor JFET-SiC commute sur une charge résistive et inductive, les

ondes de courant de drain-source IDS et de tension de drain-source VDS en statique sont reliées

par :

DS DC DSV V RI (3)

En régime dynamique par :

DSDS DC DS

dIV V RI L

dt (4)

Où VDC, R et L sont respectivement la tension d’alimentation, la résistance de charge

et l’inductance de charge.

La commutation ne peut pas être instantanée car il y a une constante de temps mise en

jeu qui dépend de la charge, de l’inductance et des capacités internes du transistor JFET

(RLC). Le retard de commutation est caractérisé par les quatre grandeurs temporelles

classiques td (off), tr, td (on) et tf schématisés sur les figures (26) et (27). Pour identifier ces

paramètres, nous utiliserons les définitions fournies sur les datasheets de MOSFET de

puissance [International'08].

Page 18: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

76

Figure (26). Les formes d’ondes de courants et de tensions du transistor JFET-SiC V2, durant l’ouverture

du transistor pour une tension VDC = 250 V.

Le retard de temps td (off) : c’est l’intervalle de temps entre 10% de VGS est

10% de VDS.

Le temps de montée tr : c’est le temps de croissance de la tension VDS pour

avoir une valeur de 90% de sa valeur finale.

Page 19: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

77

Figure (27). Les formes d’ondes de courants et de tensions du transistor JFET-SiC V2, durant la fermeture

du transistor pour une tension VDC = 250 V.

Le temps de retard td (on) : c’est l’intervalle de temps entre 90% de VGS et 90%

de VDS

Le temps tf : c’est le temps de décroissance de la tension VDS pour avoir une

valeur de 10% de sa valeur initiale.

Sur ces courbes de mesure de VGS, on observe l’existence de bruit qui perturbe la

mesure. Cela provient probablement d’une auto-perturbation entre la commande et la

puissance. Mais cette perturbation n’entache pas les courbes sur la puissance (VDS et IDS).

Page 20: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

78

Les mesures ont été réalisées pour différents niveaux de tension d’alimentation du

drain et à différentes températures. Les figures (28 et 29) montrent les formes d’ondes de

courants et de tensions à l’ouverture et à la fermeture du transistor JFET-SiC V2 (1500 V –

4 A), pour une tension de 300 V à température ambiante.

Figure (28). Les formes d’ondes du courant IDS et de la tension VDS à l’ouverture du transistor JFET-SiC

V2 à la température 25°C et pour une tension VDC = 300 V.

Figure (29). Les formes d’ondes du courant IDS et de la tension VDS à la fermeture du transistor JFET-SiC

V2 à la température 25°C et pour une tension VDC = 300 V.

Les figures (30 et 31) illustrent les formes d’ondes de courants et de tensions à

l’ouverture et à la fermeture du transistor JFET-SiC V2 (1500 V – 4 A), pour une tension de

300 V à la température de 100°C.

Page 21: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

79

Figure (30). Les formes d’ondes du courant IDS et de la tension VDS à l’ouverture du transistor JFET-SiC

V2 à la température de 100°C et pour une tension VDC = 300 V.

Figure (31). Les formes d’ondes du courant IDS et de la tension VDS à la fermeture du transistor JFET-SiC

V2 à la température de 100°C et pour une tension VDC = 300 V.

Le tableau suivant montre la variation des grandeurs temporelles mesurées en

commutation sur charge R-L pour une tension VDC = 300 V en fonction de la température.

Température 25°C 100°C

Td (on) 19.2 ns 20 ns

Tf 29.6 ns 27.2 ns

Td (off) 29 ns 13.6 ns

tr 38.4 ns 27.2 ns

Tableau (2). Valeurs des grandeurs temporelles mesurées à 25°C et à 100°C en commutation sur charge

R-L pour une tension VDC = 300 V.

Page 22: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

80

Les figures (32, 33 et 34) montrent une comparaison entre les formes d’ondes de

courants et de tensions à l’ouverture du transistor JFET-SiC V2 en fonction de la température

pour une tension d’alimentation de 150 V. Et les figures (35 et 36) montrent une comparaison

entre les formes d’ondes de courants et de tensions à la fermeture du transistor JFET-SiC V2

en fonction de la température, pour une tension d’alimentation de 150 V.

Figure (32). Comparaison des formes d’ondes de la tension VDS du transistor JFET-SiC V2, durant

l’ouverture du transistor en fonction de la température, pour une tension VDC = 150 V.

Figure (33). Comparaison des formes d’ondes du courant IDS du transistor JFET-SiC V2, durant

l’ouverture du transistor en fonction de la température, pour une tension VDC = 150 V.

Page 23: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

81

Figure (34). Comparaison des formes d’ondes de la tension VGS du transistor JFET-SiC V2, durant

l’ouverture du transistor en fonction de la température, pour une tension VDC = 150 V.

Figure (35). Comparaison des formes d’ondes du courant IDS et de la tension VDS du transistor JFET-SiC

V2, durant la fermeture du transistor en fonction de la température, pour une tension VDC = 150 V.

Page 24: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

82

Figure (36). Comparaison des formes d’ondes de la tension VGS du transistor JFET-SiC V2, durant la

fermeture du transistor en fonction de la température, pour une tension VDC = 150 V.

Le tableau (3) montre la variation des grandeurs temporelles mesurées en

commutation sur charge R-L pour une tension VDC = 150 V en fonction de la température.

Température 25°C 100°C 200°C

Td (on) 18.4 ns 16 ns 15.2 ns

Tf 21.6 ns 18.4 ns 26.4 ns

Td (off) 42.5 ns 28.8 ns 7.2 ns

tr 44 ns 29.6 ns 28 ns

Tableau (3). Valeurs des grandeurs temporelles mesurées à en fonction de la température en commutation

sur charge R-L pour une tension VDC = 150 V.

A partir des ces résultats de mesures, on remarque que les caractéristiques électriques

en commutation à l’ouverture du transistor JFET-SiC sont affectées par la température. En

effet, l’augmentation de la température conduit à une surtension plus élevée et diminue le

temps de montée tr. Cette variation est plutôt surprenante. En effet, la théorie ne prévoit pas de

forte dépendance de la capacité de jonction en fonction de la température. Cette capacité est

exprimée par la formule suivante :

2 bi

AC

V V

qN

(5)

Dans la formule (5), on voit que le seul paramètre qui dépende de la température est la

tension de diffusion Vbi. Cette tension diminue avec la température mais cette variation peut

être pratiquement négligée devant la tension aux bornes de la jonction V.

Pour analyser plus profondément ce phénomène, nous avons calculé les paramètres

caractérisant les oscillations amorties des ondes de tension figurées sur la figure (32) en

Page 25: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

83

fonction de la température. Ces paramètres sont la pseudo-période, T0, et le facteur

d’amortissement pour chaque onde. Les enveloppes de ces oscillations amorties, figure (37),

peuvent être exprimées par une équation exponentielle de la forme :

1 0expu t E t E (6)

où E1 est une constante et E0 est la valeur finale de u(t). Le tableau (4) donne les valeurs des

paramètres calculées en fonction de la température.

Figure (37). Représentation d’une oscillation amortie avec son enveloppe.

Température 25°C 100°C 200°C

T0 (pseudo-période) 138 ns 136 ns 138 ns

(facteur d’amortissement) 7 106 7.16 10

6 7.47 10

6

(pseudo pulsation) 4.55 107 rad/s 4.61 10

7 rad/s 4.55 10

7 rad/s

VDmax (tension maximale

du premier pic)

261 V 321 V 352 V

Tableau (4). Paramètres des ondes oscillatoires de la tension VDS extraites à partir des mesures en

commutation sur charge R-L pour une tension VDC = 150 V.

D’après le tableau (4), on constate une augmentation du facteur d’amortissement en

fonction de la température ce qui correspond à un amortissement plus rapide des ondes de

tension VDS. Ce facteur est directement proportionnel à la résistance R, et donc

l’augmentation de ce facteur est probablement due à l’augmentation de la résistance du JFET

en fonction de la température. La pseudo-période et la pseudo-pulsation sont très constantes.

Ces grandeurs sont proportionnelles à la capacité du circuit, ce qui indique que les capacités

du JFET ne varient pas avec la température. L’augmentation de VDmax et la diminution du

temps de montée avec la température pourront être expliquées par l’augmentation du courant

de fuite au niveau de la jonction de grille, ce qui permet de recharger plus vite la capacité CGS.

Page 26: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

84

Les caractéristiques dynamiques à la fermeture du transistor JFET ne semblent pas

affectées par la variation de la température, en effet et comme le montre la figure (35),

l’augmentation de la température ne conduit pas à une variation du temps de descente tf et

conduit juste à augmenter la chute de tension et à diminuer le courant IDS.

2.1.7 Caractérisation électrique statique de la jonction grille-source en polarisation inverse

L’objectif de ces mesures est d’évaluer la tension inverse maximale de la jonction

grille-source (VGSmax), et d’évaluer la variation de cette tension en fonction de la température

et en fonction de la tension de polarisation du drain VDS. En effet, lors de la conception de la

commande du JFET, il est indispensable de connaître cette valeur pour éviter la destruction du

composant par des tensions supérieures à cette valeur (en valeur absolue).

Pour effectuer ces mesures, nous avons utilisé le circuit de test schématisé sur la figure

(38). Dans ce circuit de test, la jonction grille-source est reliée au traceur Tektronix 370 via

une résistance Rg de 220 connectée en série avec la grille pour limiter le courant inverse de

la grille. La polarisation positive du drain est assurée par une source de tension externe. Une

résistance Rd assez grande (20 k ) a été mise en série avec le drain pour limiter la puissance

lors de la polarisation du drain.

Les mesures ont été réalisées pour différentes valeurs de la tension VDS et pour des

températures comprises entre 25°C et 225°C. Les figures (39, 40 et 41) montrent les

caractéristiques statiques en polarisation inverse de la jonction grille-source (IGS-VGS) du

transistor JFET-SiC V2 (1500 V – 4 A).

Figure (38). Schéma équivalent du circuit de mesure de la tenue en tension de la jonction grille-source du

JFET-SiC.

Page 27: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

85

Figure (39). Caractéristiques statiques inverses de la jonction grille-source du JFET-SiC V2 à la

température 25°C, pour des différentes valeurs de VDS.

Figure (40). Caractéristiques statiques inverses de la jonction grille-source du JFET-SiC V2 à la

température 225°C, pour des différentes valeurs de VDS.

Page 28: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

86

Figure (41). Caractéristiques statiques inverses de la jonction grille-source du JFET-SiC V2 à VDS = 0 V,

pour des températures comprises entre 25°C et 225°C.

A partir de ces résultats de mesures, on peut constater que la température affecte les

caractéristiques inverses de la jonction grille-source du JFET-SiC. En effet, et comme le

montre la figure (41), l’augmentation de la température conduit à des courants de fuite plus

élevés dus à l’augmentation du courant de génération de la jonction, et diminue la tenue en

tension de la jonction grille-source. L’influence de la tension VDS sur la tenue en tension de la

jonction grille-source est très faible, et l’augmentation de VDS conduit à une faible

amélioration de la tenue en tension de cette jonction. Par contre, l’augmentation de VDS

conduit à augmenter le courant de fuite IGS.

La diminution de la tension de claquage de la jonction grille-source avec la

température est contradictoire à ce que l’on a observé dans le paragraphe (2.1.4). En effet,

d’après P. Friedrichs, le claquage au niveau de la jonction drain-source se produit par

ionisation alors que le claquage de la jonction grille-source se produit par percement

[Friedrichs'06].

2.1.8 Mécanisme de dégradation dans le transistor JFET-SiC

Nous avons vu dans le premier chapitre que, dans certains cas, le phénomène de

recombinaison induit par les défauts d’empilement dans les diodes P-N haute tension en SiC

conduit à l’augmentation de la chute de tension aux bornes de la diode à l’état passant.

Agarwal a montré, pour la première fois, que ce phénomène affecte également les

composants unipolaires en SiC de type MOSFET [Fatima'07]. En effet, l’expérience réalisée

par cet auteur sur un transistor MOSFET SiC-4H 10 kV a démontré que la mise en conduction

de la diode interne du MOSFET conduit à réduire le courant de conduction majoritaire et

augmente le courant de fuite du composant à l’état bloqué. Cette expérience a également

montré que la dégradation des caractéristiques de sortie ID-VD et l’augmentation du courant de

fuite du MOSFET augmentent avec le temps de la conduction directe de la diode interne.

Les transistors JFET-SiC fabriqués par SiCED possèdent une structure verticale qui

intègre une diode bipolaire entre le drain et la source, alors nous avons décidé d’étudier

l’influence de l’utilisation de la diode interne du JFET en mode de conduction directe sur les

Page 29: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

87

caractéristiques de sortie du composant et l’évolution de la chute de tension directe aux

bornes de cette diode en fonction du temps de conduction.

Pour réaliser les mesures, nous avons utilisé le circuit de test schématisé sur la figure

(42). Pour mettre la diode interne en conduction directe, nous avons polarisé le JFET en mode

inverse (polarisation négative sur le drain) par une source d’alimentation continue HP 6652A

0-20 V/0-25 A qui permet également de contrôler le courant. Le JFET a été mis à l’état

bloqué en polarisant sa grille avec une tension négative proche de la tenue en tension de cette

jonction (VGS ≈ VGSmax). La résistance Rg sert à limiter le courant traversant la grille et la

résistance variable R sert à régler le courant ID. Des multimètres KEITHLEY à haute

résolution ont été utilisés pour mesurer les valeurs du courant et de la tension.

La réalisation de ces mesures nécessite des températures fixes pour empêcher

l’influence de l’auto échauffement sur la chute de tension mesurée. Pour les mesures à

température ambiante (18°C), nous avons fixé le boîtier du composant sur une plaque à eau, et

pour les mesures à 200°C, nous avons utilisé un bloc de cuivre régulé en température. La

température à l’intérieur du composant est plus élevée que celle du boîtier, car il y a des pertes

en conduction. Le régime permanent est atteint très rapidement, et la température peut être

considérée comme constante car les pertes augmentent au maximum d’environ 2%.

Figure (42). Schéma équivalent du circuit de test utilisé pour étudier le mécanisme de dégradation dans le

transistor JFET-SiC.

La diode interne du JFET a été stressée par un courant continu égal au courant

nominal du JFET. La figure (43) montre l’évolution temporelle et le pourcentage de

l’augmentation de la chute de tension directe aux bornes de la diode interne du JFET-SiC V1

(1300 V – 2 A) à la température 18.3°C et à une température de 200°C, pour un courant

continu Idiode = 2.5 A.

Page 30: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

88

Figure (43). Evolution de la chute de tension aux bornes de la diode interne du JFET-SiC V1 en fonction du

temps de conduction pour un courant de 2.5 A, à la température de 18.3°C (gauche) et à 200°C (droite).

La figure (44) montre l’évolution temporelle et le pourcentage de l’augmentation de la

chute de tension directe aux bornes de la diode interne du JFET-SiC V2 (1300 V – 4 A) à la

température 200°C et pour un courant continu Idiode = 4 A.

Figure (44). Evolution de la chute de tension aux bornes de la diode interne du JFET-SiC V2 en fonction

du temps de conduction pour un courant de 4 A, à 200°C.

A partir de ces résultats de mesures, on peut constater que la chute de tension directe

aux bornes de la diode interne du JFET-SiC augmente avec l’augmentation du temps de

fonctionnement de cette diode. En effet, on peut observer qu’on a une augmentation rapide de

la chute de tension au début, puis la chute de tension augmente légèrement. Dans tous les cas,

cette augmentation est relativement faible et varie entre 2% à 3%.

Le taux de dégradation présente un comportement irrégulier dû à l’initiation et à l’arrêt

individuel de la propagation de sacking fault [Mora'07].

Afin de vérifier l’influence de la mise en conduction de la diode interne sur le courant

de conduction des porteurs majoritaires du JFET (caractéristique I-V), nous avons caractérisé

les transistors JFET-SiC en régime de fonctionnement direct et nous avons fait une

comparaison entre les résultats de mesures avant et après les tests réalisés sur les diodes

Page 31: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

89

internes des JFET. Les comparaisons de ces mesures sont montrées sur la figure (45) pour le

JFET-SiC V1 et sur la figure (46) pour le JFET-SiC V2.

Figure (45). Comparaison des caractéristiques statiques du JFET-SiC V1 avant et après la mise en

conduction de sa diode interne à des températures de 18.3°C et de 200°C.

Figure (46). Comparaison des caractéristiques statiques du JFET-SiC V2 avant et après la mise en

conduction de sa diode interne à 200°C.

D’après les figures (45 et 46), on observe une dégradation des caractéristiques

statiques du JFET-SiC après avoir stressé sa diode interne. En effet la mise en conduction de

la diode interne du JFET a conduit à une diminution du courant IDS et à une augmentation de

la résistance du JFET à l’état passant, cette résistance qui est complètement dominée par les

porteurs majoritaires. A partir des caractéristiques statiques mesurées, nous avons calculé le

pourcentage de l’augmentation de cette résistance (équation 1) pour les deux JFET et nous

avons obtenu les résultats suivants :

Une augmentation de 65% après 6 h de test à T=18.3°C pour le JFET-SiC V1

Page 32: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

90

Une augmentation de 83% après 6 h de test à T=200°C pour le JFET-SiC V1

Une augmentation de 111.4% après 7 h de test à T=200°C pour le JFET-SiC

V2.

Ces mesures montrent que la mise en conduction de la diode interne du JFET dégrade

principalement la résistance à l’état passant, avec une augmentation beaucoup plus importante

que la chute de tension directe aux bornes de cette diode.

Ces résultats ont un impact sur la manière de concevoir et d’utiliser des dispositifs

unipolaires haute tension en SiC, comme des transistors MOSFET, JFET et des diodes

Schottky (JBS). Dans ces dispositifs, l’injection de porteurs minoritaires doit être évitée au

maximum. Typiquement, l’utilisation des interrupteurs implique que, la diode interne est

utilisée comme une diode de roue libre, qui conduit en direct pendant l’ouverture du transistor

à chaque cycle de commutation. Une solution pour éviter l’emploi de cette diode serait de

rajouter une diode externe comme la diode Schottky-SiC qui a une tension de seuil de 1 V,

tandis que la tension de seuil de la diode interne est environ 3 V.

2.2 Caractérisation électrique du transistor JFET-SemiSouth

Les transistors JFET-SiC fabriqués par la société SemiSouth possèdent une structure

verticale pure avec un canal vertical unique comme présenté au chapitre 1 (figure 17).

Nous allons maintenant présenter les résultats de caractérisation électrique que nous

avons réalisé sur le seul et unique transistor JFET-SiC SemiSouth. Le tableau (5) montre une

photographie du boîtier du transistor avec quelques paramètres électriques extraits des

mesures à la température ambiante.

RON à

VGS = 0 V

IDSsat à

VGS = 0 V

VBR (V)

0.13 21 A 780 V

Tableau (5). Photographie du boîtier du transistor JFET-SiC SemiSouth avec ses paramètres électriques

mesurés à la température ambiante.

2.2.1 Caractérisation électrique statique en mode de polarisation directe (VDS > 0)

2.2.1.1 Caractérisation électrique statique en mode de fonctionnement

unipolaire (VGS ≤ 0)

Une méthodologie de mesures similaire à celle des transistors JFET-SiCED a été

appliquée. Les valeurs de VDS ont été choisies de manière à distinguer les zones de

fonctionnement linéaire et saturée, et la tension VGS est variable entre 0 V et la tension de

blocage. Les mesures ont été réalisées à des températures comprises entre 25°C et 125°C. Le

traceur Tektronix 371A a été utilisé pour réaliser ces mesures. Les figures (47 et 48) montrent

les résultats de mesures obtenus à 25°C et à 125°C.

Page 33: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

91

Figure (47). Caractéristiques statiques en direct du transistor JFET-SemiSouth à 25°C.

Figure (48). Caractéristiques statiques en direct du transistor JFET-SemiSouth à la température 125°C.

A partir de ces caractéristiques, on observe que le fonctionnement du transistor en

statique direct est caractérisé par les deux régions : linéaire et saturée. Pour une température

donnée, le courant IDS diminue avec la diminution de la tension VGS jusqu’à atteindre une

valeur (VGS = -4 V) qui correspond à la non conduction. En effet, plus la tension VGS est

négative plus le canal de conduction est réduit et, par conséquent, le niveau de courant est

plus faible. La figure (49) montre une évolution représentative de la largeur du canal en

fonction de VGS [Kashyap'05].

Page 34: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

92

Figure (49). Evolution de la largeur du canal de conduction du JFET-SemiSouth en fonction de VGS. A

gauche VGS = 0 V, à droite VGS < 0 V [Kashyap'05].

L’augmentation de la température conduit à un niveau de courant plus faible et

augmente la résistance à l’état passant du JFET du fait de la diminution de la mobilité des

porteurs. La figure (50) montre la variation de la résistance RON en fonction de la température

et le pourcentage de l’augmentation de cette résistance à VGS = 0 V.

Figure (50). Evolution de la résistance RON en fonction de la température (gauche), pourcentage de

l’augmentation de RON en fonction de T (droite).

2.2.1.2 Caractérisation électrique statique en mode de fonctionnement

bipolaire (VGS > 0)

Il est bien connu de la littérature que le transistor à effet de champ à jonction (JFET)

peut fonctionner en mode unipolaire ainsi qu’en mode bipolaire. Le mode de fonctionnement

bipolaire des transistors JFET a été étudié dans la littérature et concerne les composants en

silicium [Caruso'79, Caruso'88]. Ce mode de fonctionnement a été essentiellement utilisé dans

les composants de type normally-off, (normally-off pour VGS ≤ 0.4 V et normally-on pour

VGS ≥ 0.4 V) et pour les composants hautes tensions [Spirito'90, Bellone'85]. L’utilisation du

mode bipolaire avait pour but l’amélioration des performances du composant à l’état passant.

En effet il a été montré que la résistance à l’état passant et la chute de tension à la saturation

Page 35: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

93

peuvent être réduits d’une façon significative par la mise en direct de la jonction de grille.

Pour expliquer ce phénomène, Baliga avait montré que la mise en direct de la jonction de

grille conduit à l’apparition d’un courant de grille. Ce courant circule entre la grille et la

source à travers le canal faiblement dopé par rapport à ces deux régions, et par conséquent ce

courant peut être traité comme celui d’une diode PiN [Baliga'80].

Une étude plus récente sur le mode de fonctionnement bipolaire dans le transistor

JFET SiC-4H 1200 V de type normally-on a été rapportée par Mihaila [Mihaila'06]. La figure

(51) montre la structure du transistor étudié et la localisation des diodes internes.

Figure (51). Structure du transistor JFET-SiC étudiée par Mihaila (gauche), la localisation des diodes

internes dans la structure (droite) [Mihaila'06].

Comme le montre la figure (51), la structure contient deux diodes PiN formées par les

régions P+ gate/N

- drift/N

+ drain et P

+ gate/N

- buffer/N

+ source. Cette étude avait montré que

pour déclencher le mode bipolaire, la grille doit être polarisée en direct par une tension VGS

supérieure à la tension de diffusion de la jonction (2.8 V à la température ambiante et 2.1 V à

300°C). Pour des tensions VGS supérieures à la tension de diffusion et à VDS = 0 V, les deux

diodes commencent à conduire et le courant de trous circule de la grille vers le drain et de la

grille vers la source. En polarisant le drain avec une tension positive et environ vers VDS =

0.9 V, le courant dans D1 (figure 51) s’annule et désormais seule la diode D2 est responsable

du mode bipolaire du JFET. L’influence de la température a été également étudiée et on a

montré que, plus la température est élevée plus l’injection des trous (porteurs minoritaires)

dans le canal et la région de dérive est importante.

En conclusion, la littérature montre que le transistor JFET peut être utilisé en mode

bipolaire pour améliorer ces performances à l’état passant ; dans ce cas on parle de la

modulation de la résistance à l’état passant. Mais il faut distinguer ce type de fonctionnement

du fonctionnement des composants bipolaires. En effet, dans les composants bipolaires, les

deux types de porteurs minoritaires et majoritaires participent au courant principal du

composant. Et, par conséquent, dans ces composants on parle de la modulation de la

résistivité en mode de forte injection.

Dans la suite, nous présentons les résultats de mesures réalisées sur le JFET-

SemiSouth en statique direct pour des tensions de polarisation positive de la grille (VGS >

0 V). Le but de ces mesures est de retrouver la variation de la résistance RON en fonction de la

tension VGS appliquée et, par conséquent, le gain en courant qui peut être produit. Les

mesures ont été réalisées à des températures comprises entre l’ambiante et 125°C pour des

polarisations positives de la grille comprises entre 0 V et 2.5 V. Les figures (52 et 53)

montrent les caractéristiques statiques directes obtenues à la température de 25°C et à 125°C.

Page 36: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

94

Figure (52). Caractéristiques statiques directes en mode de fonctionnement bipolaire du JFET-SemiSouth

à la température 25°C.

Figure (53). Caractéristiques statiques directes en mode de fonctionnement bipolaire du JFET-SemiSouth

à la température 125°C.

A partir des résultats de mesures illustrées sur les figures (52 et 53), on constate que la

polarisation positive de la jonction de grille conduit à une résistance à l’état passant plus

faible et à un niveau de courant plus important. Pour un VGS donné, l’augmentation de la

température conduit à l’augmentation de RON et à la diminution du courant IDS. Les figures

(54 et 55) montrent la variation de la résistance RON en fonction de VGS et le pourcentage de

cette variation à la température 25°C et à 125°C.

Page 37: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

95

Figure (54). Evolution de RON en fonction de VGS du JFET-SemiSouth en mode de fonctionnement bipolaire

à la température ambiante (gauche), le pourcentage de la diminution de RON en fonction de VGS (droite).

Figure (55). Evolution de RON en fonction de VGS du JFET-SemiSouth en mode de fonctionnement bipolaire

à la température 125°C (gauche), le pourcentage de la diminution de RON en fonction de VGS (droite).

A partir des figures (54 et 55), on note que l’évolution de RON en fonction de VGS

diminue en augmentant la température de fonctionnement. Par exemple à VGS = 2 V, nous

avons RON% = -27.7 à la température ambiante, cette diminution devient RON% = -23.8 à T

= 125°C. La figure (56) montre la variation de RON en fonction de la température et le

pourcentage de l’augmentation de cette résistance pour une tension de polarisation VGS =

2.5 V.

Page 38: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

96

Figure (56). Variation de RON en fonction de la température du JFET-SemiSouth à VGS = 2.5 V (gauche), le

pourcentage de l’augmentation de RON en fonction de T (droite).

Une comparaison entre les deux figures (50 et 56) montre que l’augmentation de la

résistance RON en fonction de la température est plus importante en mode bipolaire qu’en

mode unipolaire. Par exemple à la température 100°C, cette augmentation est de 46% à VGS =

0 V et de 50% à VGS = 2.5 V, figure (57).

Figure (57). Comparaison de l’évolution de RON en fonction de la température pour VGS = 0 V et pour

VGS = 2.5 V du JFET SemiSouth.

En se basant sur les analyses rapportées par Mihaila [Mihaila06], on peut noter que

dans notre étude, l’évolution de la résistance RON sous polarisation positive de la grille est due

essentiellement à la réduction de la largeur de la zone de désertion avec un faible niveau

d’injection de trous dans le canal. La réduction de cette zone augmente la largeur du canal de

conduction et, par conséquent, la résistance devient plus faible. Ce mode de fonctionnement

peut être utile dans les applications à haute température. Dans ce cas, la réduction de la

mobilité des porteurs majoritaires peut être compensée par la diminution de la résistance pour

des VGS positifs.

Page 39: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

97

2.2.2 Caractérisation électrique statique en mode de polarisation inverse (VDS < 0)

2.2.2.1 Caractérisation électrique statique en mode de fonctionnement

unipolaire (VGS ≤ 0)

Pour caractériser le JFET dans ce mode, on applique une tension VDS négative pour

des tensions de polarisation de la grille VGS négatives. Les mesures ont été réalisées à des

températures comprises entre 25°C et 125°C. La figure (58) montre les résultats de mesures

en inverse du composant à la température 25°C et pour des tensions VGS comprises entre 0 V

et -5 V, et la figure (59) montre ces caractéristiques pour des tensions VGS comprises entre

0 V et -14 V. Les figures (60 et 61) montrent ces caractéristiques à la température de 125°C.

Figure (58). Caractéristiques statiques inverses en mode de fonctionnement unipolaire du JFET-

SemiSouth à la température 25°C pour des VGS compris entre 0 V et -5 V.

Figure (59). Caractéristiques statiques inverses en mode de fonctionnement unipolaire du JFET-

SemiSouth à la température 25°C pour des VGS compris entre 0 V et -14 V.

Page 40: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

98

Figure (60). Caractéristiques statiques inverses en mode de fonctionnement unipolaire du JFET-

SemiSouth à la température 125°C pour des VGS compris entre 0 V et -5 V.

Figure (61). Caractéristiques statiques inverses en mode de fonctionnement unipolaire du JFET-

SemiSouth à la température 125°C pour des VGS compris entre 0 V et -14 V.

Sur ces réseaux de courbes en statique inverse, on observe que le courant inverse varie

en fonction de la tension VGS et de la température. En effet, on peut noter que, pour une

température donnée, le courant inverse diminue avec la diminution de la tension VGS. On peut

noter également que, pour un VGS donné, ce courant diminue avec l’augmentation de la

température. Les réseaux de caractéristique inverse montrent que nous avons deux types de

fonctionnement : fonctionnement linéaire pour des tensions de polarisation VGS négatives et

proches de 0 V, et fonctionnement de type triode pour des tensions VGS bien inférieures à 0 V.

Page 41: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

99

2.2.2.2 Caractérisation électrique statique en mode de fonctionnement

bipolaire (VGS > 0)

Pour effectuer ces mesures, on applique une tension VDS négative pour des tensions

VGS positives. La figure (62) montre les résultats de caractérisation inverse à la température

25°C et pour des tensions VGS comprises entre 0 V et 2 V, et la figure (63) montre ces

caractéristiques à la température de 125°C.

Figure (62). Caractéristiques statiques inverses en mode de fonctionnement bipolaire du JFET-SemiSouth

à la température de 25°C pour des VGS compris entre 0 V et 2 V.

Figure (63). Caractéristiques statiques inverses en mode de fonctionnement bipolaire du JFET-SemiSouth

à la température de 125°C pour des VGS compris entre 0 V et 2 V.

A partir de ces mesures, on observe que le courant inverse augmente avec

l’augmentation de la tension VGS appliquée. Même avec une polarisation positive sur la grille,

la contribution du courant grille-source est négligeable d’après les mesures de la figure (64).

On note également que le courant inverse du JFET diminue avec l’augmentation de la

température. On peut noter, comme dans le mode de fonctionnement direct, que la diminution

Page 42: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

100

du courant inverse avec l’augmentation de la température pour un VGS positif est plus

importante que celle pour un VGS = 0 V.

2.2.3 Caractérisation électrique statique de la jonction grille-source

Le travail consiste à caractériser la jonction grille-source du JFET-SemiSouth en mode

de polarisation directe ainsi qu’en inverse, et cela en fonction de la température. Pour

effectuer ces mesures, nous avons utilisé le traceur Tektronix 370.

2.2.3.1 Caractérisation électrique statique en mode de polarisation directe

Pour caractériser la jonction grille-source en mode de polarisation directe, on applique

une tension positive sur la grille par rapport à la source. Les mesures ont été réalisées pour des

faibles niveaux du courant direct pour éviter la destruction de la jonction. La figure (64)

montre la variation du courant IGS en fonction de VGS pour des températures comprises entre

l’ambiante et 125°C.

Figure (64). Caractéristiques électriques statiques directes de la jonction grille-source du JFET-

SemiSouth pour des températures comprises entre 25°C et 125°C.

A partir de la figure (64), on observe que la chute de tension directe sur la diode grille-

source diminue avec l’augmentation de la température. On peut observer également que plus

la température est élevée plus la tension de diffusion Vbi est faible. Ce phénomène est bien

connu dans les diodes bipolaires. Par conséquent, on peut constater que la diode grille-source

est une diode bipolaire.

2.2.3.2 Caractérisation électrique statique en mode de polarisation inverse

Dans ce mode de polarisation, les tensions appliquées sur la grille sont négatives par

rapport à la source. Le but est d’estimer l’évolution du courant inverse (courant de fuite) en

fonction de VGS en faisant varier la température. La figure (65) montre la variation de IGS en

fonction de VGS pour des températures comprises entre l’ambiante et 125°C en échelle

linéaire ainsi qu’en échelle logarithmique.

Page 43: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

101

Figure (65). Caractéristiques électriques statiques inverses de la jonction grille-source du JFET-SemiSouth

pour des températures comprises entre 25°C et 125°C, en échelle linéaire (gauche), en échelle logarithmique

(droite).

On constate, à partir de ces mesures, la dégradation de la caractéristique inverse de la

jonction grille-source, avec une augmentation du courant de fuite lorsque la température

augmente.

2.2.4 Caractérisation électrique statique en mode de fonctionnement direct bloqué

Ces mesures consistent à estimer la tenue en tension du JFET-SemiSouth, et la

variation de la caractéristique IDS-VDS à l’état bloqué en fonction de la température. Pour

caractériser le JFET dans ce mode, la tension VDS appliquée doit être positive, et la tension

VGS appliquée doit être très inférieure à la tension de seuil pour maintenir l’état bloqué du

JFET. Les mesures ont été réalisées avec le traceur Tektronix 370 pour des températures

comprises entre 25°C et 125°C. La figure (66) montre l’évolution du courant IDS en fonction

de VDS à l’état bloqué (VGS = -20 V) et l’apparition de l’avalanche à la température de 25°C.

Figure (66). Caractéristique électrique statique (IDS-VDS) en direct bloqué du JFET-SemiSouth à la

température de 25°C.

Page 44: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

102

La figure (66) montre une augmentation du courant de fuite en fonction de

l’augmentation du VDS jusqu’à atteindre le claquage. La valeur de VDS correspondante à

l’apparition de l’avalanche est environ (VDS = VBR = 780 V). Le courant mesuré est

relativement instable, comme on peut le remarquer avec l’élargissement du tracé à partir de

VDS = 780 V. Ceci est probablement dû à la passivation non optimisée du composant de la

jonction grille-drain. Pour éviter la destruction du composant, nous avons limité les mesures à

une valeur de VDS = 750 V. La figure (67) montre les caractéristiques statiques en direct

bloqué pour des températures comprises entre 25°C et 125°C.

Figure (67). Caractéristiques électriques statiques (IDS-VDS) en direct bloqué du JFET-SemiSouth à des

températures comprises entre 25°C et 225°C, en échelle linéaire (gauche), en échelle logarithmique (droite).

Sur la figure (67) de droite en échelle logarithmique, on observe que nous avons une

augmentation linéaire du courant de fuite (IDS) en fonction de la tension appliquée (VDS). Ce

courant de fuite augmente avec l’augmentation de la température.

2.2.5 Mesure dynamique

A partir de la structure du composant décrite sur la figure 49, deux capacités peuvent

être mesurées : la capacité de la jonction grille-source et la capacité de la jonction grille-drain

[Kashyap'05]. Pour effectuer ces mesures, nous avons utilisé l’analyseur d’impédance

HP4194A. La procédure de mesure est similaire à celle qui est utilisée pour la mesure de CGS

et CGD du transistor JFET-SiCED (paragraphe 2.1.5). Ces mesures ont été réalisées pour une

fréquence de 1 MHz et en fonction de la température. Les deux figures (68 et 69) montrent les

résultats de ces mesures.

Page 45: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

103

Figure (68). Variation de la capacité CGS en fonction de la tension VGS à différentes températures, pour le

transistor JFET-SemiSouth.

Figure (69). Variation de la capacité CGD en fonction de la tension VGD à différentes températures, pour le

transistor JFET-SemiSouth.

A partir de ces mesures, on peut noter que nous avons une variation non linéaire des

capacités en fonction des tensions appliquées. Pour des valeurs de tensions supérieures à -

3.5 V, la variation de CGD semble similaire à celle de CGS. Pour des tensions inférieures à -

3.5 V, les valeurs mesurées de CGD sont supérieures à celles de CGS. On peut également

observer l’influence de la température sur ces deux capacités. En effet plus la température est

importante plus les valeurs des capacités sont importantes, cela signifie que la température

dégrade les caractéristiques dynamiques du transistor.

Page 46: Chapitre 2 Caractérisation électrique du transistor JFET-SiCcsidoc.insa-lyon.fr/these/2009/mousa/09_chapitre_2.pdf · Rami MOUSA Caractérisation, modélisation et intégration

Chapitre 2 : Caractérisation électrique du transistor JFET-SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

104

3 Conclusion

Dans ce chapitre, nous avons présenté les résultats de mesures expérimentales

réalisées sur des transistors JFET-SiCED, ainsi que sur le transistor JFET-SemiSouth.

Concernant les transistors JFET-SiCED, trois versions ont été caractérisées à des températures

comprises entre 25°C et 225°C. Les mesures montrent une nette amélioration des

performances des différents composants, en terme de RON et IDSsat, en passant de la V1 vers la

V3. Les températures élevées conduisent à une dégradation des caractéristiques de sortie IDS-

VDS-VGS de ces composants (augmentation de RON et diminution de IDSsat). Le mode de

conduction inverse de ces composants a été également caractérisé. Dans ce mode,

l’augmentation de la température conduit à diminuer le courant inverse du canal de

conduction. Les transistors JFET-SiCED ont une structure verticale qui intègre une diode

bipolaire. En mode de conduction inverse du JFET et à partir d’un certain VDS, cette diode

commence à conduire un courant direct. La mise en conduction directe de cette diode conduit

avec le temps à une dégradation de sa caractéristique I-V, et à une dégradation des

caractéristiques IDS-VDS du JFET (augmentation de RON). Par conséquent, l’utilisation de cette

diode comme diode de roue libre devrait être évitée en utilisant une diode externe comme la

diode Schottky. Des mesures C-V ont été également présentées. A partir de ces mesures, une

variation non linéaire des capacités en fonction des tensions de polarisation a été observée, ce

qui correspond à des capacités de jonction. Des tests en commutation sur charge R-L ont été

rapportés pour différents niveaux de tension et à différentes températures. Ces tests permettent

d’avoir des formes d’ondes riches en informations dans le sens où le composant a été excité,

et une meilleure extraction des paramètres dynamiques lors de la modélisation. En ce qui

concerne le transistor JFET-SemiSouth, nous avons présenté les résultats de caractérisation

électrique statique en direct, en inverse et en direct bloqué. Des caractérisations électriques

statiques de la jonction grille source en direct et en inverse ont été également présentées. Nous

avons également montré les résultats de mesures C-V réalisées sur ce transistor. Les résultats

obtenus montrent que la température dégrade les caractéristiques IDS-VDS du composant. Le

mode de fonctionnement bipolaire VGS > 0 permet de réduire la résistance RON et d’augmenter

le courant IDS. Ce mode pourrait être utile dans les applications à haute température. Dans ce

cas, la réduction de la mobilité des porteurs majoritaires peut être compensée par la

diminution de la résistance pour des VGS positifs.