chapitre 1 etat de l’art du sic - insa de...

Chapitre 1 : Etat de l’art du SiC

Rami MOUSA

Caractérisation, modélisation et intégration de JFET de puissance en

carbure de silicium dans des convertisseurs haute température et haute tension

Thèse INSA de LYON – AMPERE

9

Chapitre 1

Etat de l’art du SiC

1 Introduction

Parmi les semi-conducteurs à large bande d’énergie interdite (AlN, BN, GaN, GaP,

SiC et le diamant), le carbure de silicium (SiC) fait l’objet d’une attention particulière de la

part de la communauté scientifique depuis 1990. L’amélioration de la qualité

cristallographique de ce matériau a permis de fabriquer des composants réellement

fonctionnels et la commercialisation des premières diodes Schottky-SiC (300 V – 10 A et

600 V – 6 A) en 2001. Les premiers résultats, démonstrateurs de PFC, révèlent des

performances prometteuses pour les applications forte puissance, haute fréquence et haute

température. Le SiC a en effet la particularité de posséder l’essentiel des propriétés physiques

du semi-conducteur idéal dans ces domaines. Ceci dit, le diamant devance par ses propriétés

électriques le SiC. Son champ électrique de claquage qui est plus important que celui du SiC

permet de réaliser des composants de très hautes tensions. Son gap encore plus grand et sa

conductivité thermique élevée lui permettent de fonctionner dans des conditions de

températures plus extrêmes que le SiC. Cependant la difficulté de synthèse des substrats

monocristallins et la difficulté de réalisation de dopage pour la fabrication des composants de

puissance à base de diamant, font du SiC le matériau le mieux placé pour l’électronique de

puissance actuellement.

2 Bref historique

Le carbure de silicium a été découvert en 1824 par accident, lors d’une expérience de

Berzellius [Berzellius'24], qui essayait de produire du diamant. En effet, le carbure de silicium

n’existe pas à l’état naturel sur Terre, Moissan [Moissan'05] en a découvert des cristaux dans

une météorite (cristaux appelés moissanite). Le premier procédé de fabrication industrielle du

SiC date de 1891, celui-ci a été mis au point par Acheson [Acheson'91] et les premières

exploitations se sont limitées à des applications liées à ses propriétés mécaniques

exceptionnelles :

dureté, pour la réalisation de poudres abrasives, revêtements d’outils de coupe ;

résistances aux agents chimiques corrosifs, pour la réalisation de céramiques de

revêtement.


Rami MOUSA




10

Au début du siècle dernier, en 1907, H. J. Round [Round'07] découvre des propriétés

électroluminescentes du SiC, ce qui en fait l’un des premiers semi-conducteurs connus, mais

son utilisation en tant que tel ne s’est pas développée, la raison principale étant la qualité

médiocre du matériau de base obtenu (obstacle technologique). Il faut attendre les années

1950 pour retrouver une nouvelle période d’investigations. Ce sont les secteurs du militaire et

de l’aérospatial qui ont à nouveau porté un intérêt sur le SiC.

L’objectif était de développer des composants fonctionnant :

à hautes températures ;

à hautes fréquences ;

à fortes puissances en milieu hostile (températures élevées, sources de radiations...) ;

à hautes tensions.

Ces intérêts ont été amplifiés par des développements majeurs dans l’élaboration des

substrats, point clé de la viabilité de la filière SiC. En 1955, tout d’abord, Lely [Lely'55] a mis

au point une méthode de fabrication de substrats relativement purs et présentant une faible

densité de défauts. De nombreuses équipes de recherche aux États-Unis, en Russie, en

Allemagne et au Japon se lancent alors sur l’étude du SiC. Puis cet engouement a été freiné

par la possibilité d’accroître la taille des substrats qui a conduit, lors des années suivantes, à

une baisse de l’intérêt porté au SiC et à l’abandon de l’activité, sauf en Russie. La mise au

point de la technique de Lely modifiée [Tariov'78] ainsi que de la méthode Sandwich, au

début des années 1980 permettant d’obtenir des substrats plus grands, ont relancé les études

sur le SiC dans de nombreux pays : aux États-Unis, au Japon et en Europe.

En 1979, les premières diodes électroluminescentes ont été fabriquées, et en 1987 la

société Cree Research Inc a été créée puis elle a commencé à commercialiser les premiers

substrats de SiC en 1991 [Cree'08].

3 Aspect cristallographique

Une des particularités majeures du SiC est son polytypisme. Le polytypisme est en fait

une forme particulière de polymorphisme dans une direction privilégiée, le polymorphisme

étant la possibilité pour un matériau de cristalliser sous différentes formes. En 1915,

Braumhauer [Braumhauer'12] a été le premier à identifier trois types différents de SiC.

Chaque composé cristallographique, ou polytype, est caractérisé par une séquence unique

d’empilement de bicouches Si-C. Une bicouche est la superposition d’un empilement compact

d’atomes de silicium et d’un empilement compact d’atomes de carbone. Chaque bicouche

s’empile selon trois positions distinctes nommées A, B, C (figure 1). La séquence

d’empilement des bicouches peut varier considérablement : plus de 200 polytypes ont été

identifiés à ce jour [Lambrecht'97]. Les plus utilisés en électronique de puissance sont les

polytypes hexagonaux (4H et 6H), cubique (3C) et rhomboédrique (15R). Cette nomenclature

a été proposée par Ramsdell [Ramsdell'47]

Chaque atome d’une espèce chimique se trouve au centre d’un tétraèdre formé de

quatre atomes de l’autre espèce en position de premiers voisins (figure 2) [Camassel'98].


Rami MOUSA




11

Figure (1). Séquence d’empilement des principaux polytypes de SiC.

Figure (2). Arrangement tétragonale entre un atome de carbone et quatre atomes de silicium.

4 Propriétés électriques

Le carbure de silicium SiC est classé parmi les semi-conducteurs à large bande

d’énergie interdite. C'est-à-dire que l’énergie pour passer de la bande de valence à la bande de

conduction (Eg = 3 eV) est plus large que celle dans le silicium (Eg = 1.12 eV). Cela implique

qu’il est moins probable qu’un électron traverse cette bande par une excitation thermique. Par

conséquent, les composants en SiC peuvent travailler à des températures supérieures à celles

du Si et notamment à 500°C.

Les propriétés électriques du carbure de silicium diffèrent suivant le polytype. Le

tableau (1) résume les propriétés électriques du SiC et d’autres semi-conducteurs

[Rodriguez'05].


Rami MOUSA




12

Propriété à

T = 300 K

Si GaAs SiC-3C SiC-6H SiC-4H GaN C

Eg (eV) 1.12 1.42 2.3 2.96 3.26 3.4 5.45

ni (cm-3

) 1.5 1010

2.1 106 6.9 2.3 10

-6 8.2 10

-9 1.6 10

-10 1.6 10

-27

µn

(cm²/V.s)*

1200 6500 750 // C : 85

┴ C : 400

// C : 950

┴ C : 800

1000 1900

µp

(cm²/V.s)*

420 320 40 90 115 30 1600

Vsat

(cm/s)

1 107 2 10

7 2.5 10

7 2 10

7 2 10

7 2.5 10

7 2.7 10

7

EC

(MV/cm)**

0.2 0.4 2 2.4 2.5 3.3 5.6

λ

(W/cm.K)

1.5 0.5 4.9 4.9 4.9 1.3 20

εr 11.8 12.8 9.6 9.7 10 8.9 5.5

Tableau (1). Comparaison des propriétés électriques des semi-conducteurs traditionnels Eg : est la largeur

de bande interdite, ni : est la concentration de porteurs intrinsèques, µn et µp : sont les mobilités de porteurs N et

P, Vsat : est la vitesse de saturation des porteurs, EC : est le champ de claquage, λ : est la conductivité thermique

et εr : est la permittivité relative. * pour ND = 1 1016

cm-3

et ** pour ND = 1 1017

cm-3

.

La concentration de porteurs intrinsèques est extrêmement faible comparée à celle du

silicium, en raison du grand gap de ce matériau. C’est un paramètre important car il

conditionne pour une bonne part l’intensité des courants de fuite en inverse des jonctions

bipolaires ou Schottky. Ce paramètre est lié à la largeur de la bande d’énergie interdite ainsi

qu’aux densités d’états permis dans les bandes de conduction NC et bandes de valence NV. La

concentration de porteurs intrinsèques est donnée par la relation :

exp2

g

i C V

En N N

kT (1)

La figure (3) montre l’évolution de la concentration de porteurs intrinsèques en

fonction de la température en tenant compte de la variation de Eg avec la température pour les

polytypes SiC-4H, SiC-6H et SiC-3C [Raynaud'07].


Rami MOUSA




13

Figure (3). Evolution de la concentration de porteurs intrinsèques en fonction de la température en

tenant compte de la variation de Eg avec la température pour les polytypes SiC-4H, SiC-6H et SiC-3C.

D’après la figure (3), on voit clairement que pour le 6H et le 4H, la concentration

intrinsèque reste inferieure aux dopages généralement utilisés pour le SiC (>1014

cm-3

). Par

conséquent, le SiC fonctionne en régime extrinsèque jusqu’à 1000 K au minimum

[Raynaud'07].

D’après le tableau (1), on observe que le carbure de silicium possède une rigidité

diélectrique dix fois plus importante que celle du silicium. Cela signifie que pour une

épaisseur (W), la tension de claquage (en profil non punch-through) donnée par :

2

CB

E WV (2)

est dix fois supérieure à celle du Si. Par conséquent, pour la même tenue en tension, un

composant en SiC peut être réalisé avec une épaisseur dix fois plus faible ou bien avec un

dopage 100 fois plus élevé de la région de dérive d’une jonction PN. Ces améliorations

permettront la réalisation d’un composant avec une résistance plus faible et donc des pertes à

l’état passant plus faibles.

La formule (3) permet de calculer la résistance spécifique optimale de la région

faiblement dopée, à l’état passant, d’un composant unipolaire, et la figure (4) montre

l’évolution de la résistance spécifique en fonction de la tension de claquage [Hudgins'03].

2

3

4 BON

n C

VR

E (3)


Rami MOUSA




14

Figure (4). Limite de la résistance spécifique à l’état passant en fonction de la tension de claquage.

La figure (4) montre clairement la supériorité du SiC par rapport au silicium. On peut

noter également que pour un composant unipolaire avec des pertes à l’état passant

convenable, la limite du Si est environ 1 kV, le SiC permet de réaliser un composant

dépassant 10 kV.

Dans les applications à haute fréquence, les composants en SiC sont plus performants

que ceux en Si. Cela est dû à une vitesse de saturation plus élevée et à une permittivité plus

faible par rapport au Si.

En combinant les avantages du SiC, cela apporterait une importante réduction de

l’encombrement des systèmes de puissance. Le premier effet est la réduction du nombre de

composants mis en série pour les applications haute tension et puis la capacité à fonctionner à

haute température permettant la réduction des systèmes de refroidissement.

5 Facteurs de mérite

Un autre avantage du carbure de silicium par rapport aux autres matériaux, est qu’il

possède une forte stabilité chimique et physique car l’énergie de la liaison Si-C est très élevée

(5 eV). Grace à ses propriétés mécaniques et sa résistance aux radiations, le SiC peut être

utilisé dans des milieux hostiles et dans des applications nucléaires et spaciales.

Différents auteurs ont proposé des facteurs de mérite pour pouvoir comparer les

matériaux semi-conducteurs suivant le type de performance souhaitée (fréquence,

température, puissance). Les quatre facteurs les plus utilisés en électronique de puissance

[Nallet'02] sont :

Le facteur de mérite de Johnson [Johnson'63] ;

Le facteur de mérite de Keyes [Keyes'72] ;

Le facteur de mérite de Baliga [Baliga'82] ;

Le facteur de mérite de Baliga pour les applications à haute fréquence [Baliga'89].


Rami MOUSA




15

5.1 Facteur de mérite de Johnson (JFM)

Ce facteur prend en compte le champ électrique critique et la vitesse de saturation des

porteurs. Sa valeur nous informe sur la capacité du matériau semi-conducteur pour les

applications haute fréquence et forte puissance.

2

2

C satE VJFM (4)

5.2 Facteur de mérite de Keyes (KFM)

Ce facteur prend en compte la conductivité thermique et la permittivité électrique du

matériau et la vitesse de saturation des porteurs. Il nous informe sur les performances

thermiques et fréquentielles du matériau.

4

sat

r

cVKFM (5)

5.3 Facteur de mérite de Baliga (BFM)

Le facteur de mérite de Baliga prend en compte la mobilité des porteurs et la

permittivité diélectrique du matériau ainsi que le champ électrique critique. Ce facteur est

utilisé dans les applications basses fréquences où les pertes en conduction sont dominantes. Il

apporte une appréciation en termes de tenue en tension.

3

r CBFM E (6)

Ce facteur est utile pour comparer différents matériaux semi-conducteurs dans les

applications de puissance haute tension.

5.4 Facteur de mérite de Baliga pour les applications à haute fréquence (BHFM)

Ce facteur prend en compte la mobilité des porteurs et le champ électrique critique. Il

est utilisé dans les applications à haute fréquence et nous informe sur les pertes en

commutation.

2

CBHFM E (7)

Le tableau (2) montre les valeurs de ces facteurs de mérite, normalisées par rapport au

silicium, pour les principaux polytypes en SiC et pour d’autres semi-conducteurs grand gaps

[Chow'98].

Le diamant possède des valeurs de facteur de mérite nettement supérieures par rapport

aux autres semi-conducteurs. Il reste cependant non exploité pour la fabrication de

composants électroniques du fait de la difficulté de son élaboration. C’est le semi-conducteur

rêvé possédant toutes les propriétés physiques et électroniques.


Rami MOUSA




16

Matériau JFM KFM BFM BHFM

Si 1 1 1 1

SiC-3C 65 1.6 33.4 10.3

SiC-4H 180 4.61 130 16.9

SiC-6H 260 4.68 110 16.9

GaAs 7.1 0.45 15.6 10.8

GaN 760 1.6 650 77.8

C 2540 32.1 4110 470

Tableau (2). Facteurs de mérite de JFM, KFM, BFM et BHFM pour plusieurs semi-conducteurs en

comparaison avec le silicium.

Dans le domaine des basses fréquences, la supériorité de composants unipolaires en

SiC par rapport au Si provient de la réduction de l’épaisseur de la région de dérive qui

supporte la tension. Ceci conduit à une réduction significative de la résistance à l’état passant

RON. En haute fréquence cette supériorité est due à l’effet de la réduction de la surface active

du composant, qui conduit à une capacité plus faible.

Dans le paragraphe suivant, nous allons passer en revue l’état de l’art des composants

SiC.

6 Etat de l’art mondial des composants de puissance en SiC

De nos jours, les composants de puissance en semi-conducteur sont presque

exclusivement réalisés dans la filière silicium. Les composants dits de puissance ont des

tenues en tension élevées (> 600 V) et des calibres en courant importants (> 10 A). Ces

composants se classent en deux catégories : bipolaires et unipolaires, et cela en fonction du

mode de conduction des composants.

La limitation des composants de puissance en silicium dans les applications très hautes

tensions (> 10 kV), et dans les applications hautes températures (> 150°C) favorise la

recherche sur les composants en SiC. Parallèlement, les évolutions de la filière SiC permettent

la fabrication de nombreux composants en SiC.

Les composants de puissance en SiC sont classés en trois catégories : les redresseurs,

les interrupteurs à base de composants unipolaires, et de composants bipolaires.

6.1 Les redresseurs

On distingue trois types de redresseurs : les diodes Schottky, les diodes bipolaires (PN

et PiN) et les diodes JBS.


Rami MOUSA




17

Les diodes Schottky sont des composants unipolaires. Ils présentent l’avantage d’avoir

une vitesse de commutation très rapide (par absence de charge stockée), mais ils ont

l’inconvénient d’avoir un courant de fuite important.

Les diodes bipolaires permettent de fonctionner à très haute tension et présentent un

courant de fuite faible, mais présentent l’inconvénient de pertes en commutation dues à la

présence de charge stockée.

Les diodes JBS (Junction Barrier Schottky) combinent l’avantage de la diode Schottky

et de la diode PiN. Ils représentent un courant de fuite faible, une chute de tension faible à

l’état passant, l’absence de charge stockée en commutation et par conséquent des pertes

faibles. Elles permettent également des fonctionnements en surcharge.

6.1.1 Les diodes Schottky

Les diodes à barrière de Schottky (SBD) ont été les premiers composants en SiC

commercialisés. Leur apparition sur le marché a été faite en 2001 par la société Infineon

[Lorenz'07].

L’avantage le plus remarquable pour les diodes Schottky-SiC est la continuité de

l’augmentation de leurs performances en termes de calibre en courant et en tenue en tension

Leur calibre a augmenté de 300 V – 10 A et 600 V – 6 A en 2001 à 600 V – 20 A et 1200 V

actuellement.

En terme de calibre en courant, le meilleur démonstrateur en SiC-4H a été réalisé par

Singh [Singh'02]. Le courant direct atteint est de 130 A avec une chute de tension de 3.25 V,

correspondant à une densité de courant de 200 A/cm². La surface active du composant est de

0.8 0.8 cm2. La résistance spécifique mesurée est de 7.4 m .cm². La tenue en tension

atteinte est de 300 V avec un courant de fuite relativement élevé 120 mA sous cette tension.

En terme de tenue en tension le meilleur démonstrateur en SiC-4H a été réalisé par

Zhao [Zhao'03]. La tenue en tension atteinte et de 10.8 kV avec un courant de fuite de 10-5

A.

L’épaisseur de la couche N- est de 115 µm avec un dopage de 5.6 10

14 cm

-3. La résistance

spécifique est de 97.5 m .cm² et la densité de courant atteinte est de 48 A/cm² sous une chute

de tension de 6 V.

Plusieurs études ont été réalisées pour évaluer les performances des diodes Schottky-

SiC par rapport aux diodes PN-Si. Chang, dans son étude, a réalisé une comparaison des

performances d’une diode Schottky-SiC 1200 V avec une diode PiN-Si 1200 V [Chang'00].

En mode de conduction directe et pour une densité de courant de 150 A/cm², les chutes de

tension mesurées à la température ambiante étaient de 1.74 V et de 2.48 V pour la diode

Schottky-SiC et la diode PiN-Si respectivement. A la température de 150°C et pour la même

densité de courant, la chute de tension directe de la diode Schottky-SiC augmente pour

atteindre la valeur de 2.15 V, en revanche la chute de tension de la diode PiN-Si diminue à

une valeur de 1.73 V. Le comportement dynamique des deux diodes a été évalué dans un bras

d’onduleur dont les interrupteurs utilisés étaient des IGBT-Si. Les caractéristiques de

recouvrement inverse des deux diodes ont été mesurées pour un di/dt de 2000 (A/cm²)/µs et

pour une tension inverse de 300 V. Le courant de recouvrement inverse mesuré de la diode

Schottky-SiC était beaucoup plus faible que celui de la diode PiN-Si. Avec l’augmentation de

la température, le courant de recouvrement inverse de la diode Schottky-SiC n’a pas présenté

une variation significative contrairement à la diode PiN-Si, qui a présenté une dégradation de

ses caractéristiques en commutation en fonction de la température. A 150°C la charge stockée

mesurée pour la diode Schottky-SiC était 20 fois inferieure que celle mesurée de la diode PiN-


Rami MOUSA




18

Si. Par conséquent, Chang a montré que le remplacement des diodes PiN-Si par des diodes

Schottky-SiC dans une cellule de commutation avec des IGBT, conduit à une réduction des

pertes totales de 30%. Il a également montré que ce remplacement contribue à diminuer les

stresses de l’IGBT par les surcourants et les surtensions produites lors de la commutation. La

majorité de ces réductions est due à la grande vitesse de commutation des diodes Schottky par

rapport aux diodes PN. Cette vitesse est due au fait que la diode Schottky-SiC est un

composant unipolaire, son courant est transporté par un seul type de porteurs qui sont

majoritaires. Par conséquent, elle ne possède pas de charge stockée à évacuer lors de la

commutation.

Une comparaison des caractéristiques d’une diode Schottky (SBD) 1200 V en SiC

avec une diode PN équivalente en Si a été réalisé par Jordà [Jorda'05]. La comparaison a

montré que la diode Schottky-SiC présente un temps de commutation plus court et un

surcourant plus faible par rapport à la diode Si. Il a montré également que les caractéristiques

en commutation, lors de l’ouverture ‘turn-off’, de la diode Schottky ne dépendent pas de la

température contrairement à la diode PN Si. Le courant de recouvrement inverse mesuré dans

la diode Si était plus important que celui mesuré dans la diode SiC par un facteur de 1.7 à la

température ambiante. Ce facteur augmente en fonction de la température pour atteindre une

valeur de 2.4 à 150°C.

Depuis 2002, plusieurs fabricants ont commencé la commercialisation des diodes

Schottky-SiC. Le tableau (3) montre une liste de composants commercialisés par les trois

sociétés, Microsemi, Cree et Infineon [Micrsemi'08, Cree'08, Infineon'08].

Fabricant Tension de

claquage

(V)

Courant direct

If

(A)

Tension directe

Vf

(A)

Courant de fuite

Ir

(µA)

Microsemi 200 1 à 4 1.6 à 1.8 20 à 50

Microsemi 400 1 à 4 1.6 à 1.8 20 à 50

Microsemi 600 1 à 4 1.6 à 1.8 20 à 50

Cree 300 10 à 20 1.2 à 1.4 50 à 200

Cree 600 1 à 20 1.5 à 1.8 20 à 200

Cree 1200 5 à 20 1.6 à 1.8 10 à 200

Cree 1200 50*

- -

Infineon 300 10 à 20 1.5 à 1.7 15 à 200

Infineon 600 2 à 16 1.5 à 1.7 2 à 200

Tableau (3). Disponibilité commerciale des diodes Schottky-SiC. *pour une puce.

L’augmentation des calibres en courant des diodes Schottky-SiC permet d’envisager

leur utilisation dans des applications de correction du facteur de puissance (PFC) et de

conversion d’énergie [Spiazzi'03].

Malgré leur supériorité dans les applications hautes fréquences (>100 kHz) par rapport

aux diodes PN en silicium, les diodes Schottky (SBD) en carbure de silicium présentent


Rami MOUSA




19

l’inconvénient d’avoir un coefficient de température positif. En effet comme les autres

composants unipolaires, la diode Schottky-SiC soufre de l’augmentation de sa résistivité en

augmentant la température de fonctionnement. Par conséquent, plus le composant est chauffé

plus les pertes sont importantes et plus sa résistance augmente. Ce phénomène peut conduire à

la destruction du composant à cause du fort couplage entre la dissipation et la résistivité

[Rupp'06]. La figure (5) illustre la structure annoncée par Infineon de la diode Schottky-SiC

(SBD).

Figure (5). Structure de la diode Schottky-SiC (SBD) [Rupp'06].

6.1.2 Les diodes (JBS)

Nous avons vu dans le paragraphe précédent que la résistance à l’état passant de la

diode Schottky (SBD) dépend de la température. Cette dépendance limite l’utilisation de ces

diodes à des applications de 300 V à 3000 V. A l’état passant, les diodes PN en silicium

montrent leur supériorité avec une chute de tension plus faible et un calibre en courant plus

important. Pour rendre les diodes Schottky-SiC plus performantes en direct, il faut diminuer la

hauteur de la barrière Schottky, ce qui provoque une augmentation du courant de fuite

[Zhao'02].

Ces limitations ont conduit à développer un composant qui peut combiner les

avantages de la diode Schottky et de la diode PN. L’idée a été proposée pour la technologie Si

en 1984 par Baliga [Baliga'84].

En effet les diodes JBS (Junction Barrier Schottky) où autrement nommées MPS

(Merged PiN/Schottky Barrier), ont été développées pour avoir les meilleures performances

des diodes Schottky et des diodes PiN :

Tenue en tension importante,

Faible courant de fuite,

Chute de tension faible à l’état passant,

Caractéristique statique de la diode PiN en fonction de la température,

Grande vitesse de commutation avec des faibles pertes (avantage de la diode

Schottky).

Les nouvelles générations des diodes Schottky-SiC (JBS) sont nommées la deuxième

génération chez Infineon (2nd

Génération). Elles ont été commercialisées en 2006. Leur

utilisation s’inscrit dans la gamme de moyennes tensions. Elles ont été développées pour

réduire le stress sur les interfaces Schottky par le champ électrique. Par conséquent ces

composants permettent de bloquer une tension plus importante avec une faible valeur du


Rami MOUSA




20

champ d’émission thermoïnique et un faible courant de fuite [Rupp'06]. La figure (6) montre

la structure de la deuxième génération JBS développée par Infineon.

Figure (6). Structure de la deuxième génération (JBS) [Bjoerk'06].

Dans cette structure, les interfaces Schottky sont utilisées pour la conduction avec des

niveaux de courants allant jusqu’au courant nominal. Pour les forts niveaux de courants les

îlots PN sont utilisés [Bjoerk'06].

Une comparaison entre une diode Schottky-SiC première génération (SBD 4 A –

600 V) et une diode (JBS 4 A – 600 V) a été réalisée par Bjoerk [Bjoerk'06]. Dans des

conditions de polarisation directe, les deux diodes commencent à conduire à partir de 1 V

environ, entre 1 V et 3 V le comportement typique de la diode Schottky a été observé, au delà

d’une tension Vf de 5 V, le courant dans la diode Schottky première génération atteint ses

limites. Le courant dans la diode de deuxième génération continue à augmenter avec des

caractéristiques de conduction bipolaire. La figure (7) montre les caractéristiques des deux

diodes en conduction directe.

Figure (7). Comparaison des caractéristiques directes de la diode Schottky première génération avec la

diode Schottky deuxième génération [Bjoerk'06].

Sous une tension Vf = 7 V avec une largeur d’impulsion de 400 µs la diode Schottky

deuxième génération a été capable de conduire un courant deux fois plus important que celui

de diode première génération. Pour des impulsions de durée plus courte, la diode de deuxième

génération (4 A) a supporté la conduction des courants qui dépassent 320 A.

Le comportement dynamique de cette nouvelle génération a été étudié par Rupp

[Rupp'06]. La diode caractérisée est une diode (5 A – 600 V). Le comportement a été évalué

dans le mode unipolaire avec un courant de 5 A à la température ambiante et dans le mode de


Rami MOUSA




21

fonctionnement bipolaire avec un courant de 50 A à la température de 150°C. Le composant a

présenté un courant inverse très faible dû à la capacité de jonction qui est indépendante du

niveau de courant et de la température. Ce comportement reste identique même avec des

conditions de forte injection (régime bipolaire) du fait de la faible durée de vie de porteurs

minoritaires (<< 1 µs) et de la faible épaisseur de la région de dérive (~ 4 µm), figure (8).

dio

de

vo

lta

ge

(V

)

Figure (8). Formes d’onde de courant et de tension de la diode Schottky-SiC nouvelle génération

[Rupp'06].

Le comportement de ces composants en polarisation inverse a été également étudié, et

ils ont montré leur supériorité par rapport aux diodes de la première génération. En effet avec

l’augmentation de la tension inverse appliquée l’expansion des zones des charges d’espace,

qui sont produites par les régions P+, bloque le passage du courant de fuite et diminue le

champ électrique sur les interfaces Schottky [Singh'00]. Ce phénomène conduit à l’apparition

de l’avalanche des îlots P+, avant que le champ électrique sur l’interface Schottky n’atteigne

sa valeur destructive.

L’efficacité de ces composants dans les conditions de l’avalanche a été prouvée pour

1000 heures de test répétitif avec une fréquence de 100 kHz [Bjoerk'06]. Le circuit de test

utilisé est montré sur la figure (9).

Figure (9). Circuit de test en avalanche répétitive pour la diode Schottky-SiC [Bjoerk'06].

Dans ce circuit de test, la diode sous test (DUT) est connectée en parallèle avec un

transistor MOSFET haute tension. La DUT est une diode Schottky-SiC (8 A) deuxième

génération. La diode supplémentaire D1 agit comme une source de tension dynamique, et elle

est utilisée pour réaliser une tension de blocage statique sur la DUT quand la tension de

l’avalanche est supérieure à la tension d’alimentation utilisée (VDC = 55 – 60 V), et cela pour

être plus proche des conditions réelles (plusieurs centaines de volts).


Rami MOUSA




22

Une comparaison entre les caractéristiques électriques d’une diode PiN-Si avec celles

des diodes Schottky-SiC et des diodes JBS en SiC-4H a été réalisée par Brosselard

[Brosselard'07]. La diode PiN-Si caractérisée est une diode ultrarapide, HF40C120ACE

(1200 V – 8 A), commercialisée par International Rectifier. Les diodes Schottky et JBS ont

été fabriquées au CNM en Espagne pour une tenue en tension de 1500 V. La figure (10)

montre la structure utilisée pour la conception.

Figure (10). Structure des diodes Schottky et JBS étudiées [Brosselard'07].

L’étude a montré que les performances de la diode sont liées au rapport LP/LN qui

définit les interfaces bipolaires/Schottky.

En mode de conduction directe et pour des températures T < 150°C la diode Schottky-

SiC a présenté les meilleures performances avec une chute de tension plus faible. Pour des

températures T > 150°C les diodes JBS ont montré leur supériorité. Pour une densité de

courant de 225 A/cm² la diode PiN en silicium a présenté une chute de tension supérieure à

celle des diodes en SiC.

En mode inverse les diodes JBS-SiC ont présenté un courant de fuite plus faible par

rapport à la diode Schottky-SiC et à la diode PiN-Si.

Pour étudier le comportement dynamique, les diodes ont été placées dans un

convertisseur DC/DC en configuration Buck avec l’association d’un IGBT-Si (45 A –

1200 V). Les caractéristiques de recouvrement inverse (turn-off) des diodes ont été comparées

pour un courant de 10 A, tension d’alimentation de 300 V et dI/dt de 220 A/µs. Les meilleures

performances ont été enregistrées pour la diode Schottky-SiC puis pour la diode JBS-SiC et

enfin pour la diode PiN-Si. Le tableau (4) montre les résultats de ces mesures.

Mesure à T = 25°C Mesure à T = 300°C (175°C pour la diode Si)

toff

(ns)

Eoff

(µJ)

Pic de

courant (A)

toff

(ns)

Eoff

(µJ)

Pic de

courant (A)

Diode en Si 100 115 5 250 220 9.5

Schottky-SiC 40 13.1 2.5 40 13.1 2.5

JBS-SiC 60 15.8 1.5 80 23.1 4

Tableau (4). Comparaison des résultats de mesures en commutation des diodes : PiN-Si, Schottky-SiC et

JBS-SiC [Brosselard'07].

En terme de tenue en tension, Wu et son équipe ont réalisé une diode MPS en SiC-4H

avec une tenue en tension de 4.308 kV. Ce composant a été réalisé avec une épaisseur de


Rami MOUSA




23

30 µm et un dopage de 2 1015

cm-3

de la région de dérive. Les performances obtenues sont :

une résistance spécifique de 20.9 m .cm² et une densité de courant de 142 A/cm² pour une

chute de tension de 4 V. Ce composant a nécessité une protection périphérique MJTE

[Wu'04].

Le composant réalisé par Alexandrov possède un courant de 140 A pour une chute de

tension de 4 V [Alexandrov'01]. La diode a été réalisée avec une épaisseur de 6 µm et un

dopage de 2.1 1016

cm-3

de la région de dérive. La surface active du composant est de

9.4 mm² et la tenue en tension atteinte est de 600 V.

L’inconvénient, qui peut être présent dans les composants JBS-SiC, est la dégradation

de leurs caractéristiques électriques, quand ils sont utilisés en régime de forte injection

(conduction bipolaire). Ce phénomène est dû aux défauts d’empilement dans les substrats en

SiC. Ces défauts se propagent à travers la région épitaxiée pendant la conduction bipolaire et

causent la dégradation de la caractéristique directe de la diode.

L’étude réalisée par Brosselard et son équipe, a constitué à caractériser trois diodes

JBS-SiC avec une tenue en tension de 3.5 kV [Jorda'07]. La structure utilisée est celle de la

figure (10) avec une épaisseur de la région de dérive de 31 µm et un dopage de 1.5 1015

cm-3

.

Les paramètres de conception des trois diodes sont illustrés dans le tableau (5).

A (mm²) LP (µm) LN (µm)

Diode D2 0.16 2 3

Diode D5 2.56 2 3

Diode D6 2.56 3 4

Tableau (5). Paramètres géométriques des diodes JBS-SiC étudiées par Brosselard [Jorda'07].

Les caractéristiques statiques en direct des composants ont été comparées avant et

après 60 minutes de test, avec un courant continu. Pour la diode D2 possédant la plus petite

surface et avec une densité de courant de 500 A/cm², les caractéristiques statiques sont restées

inchangées. L’augmentation de la chute de tension enregistrée était inferieure à 0.1 V pour

une densité de courant de 300 A/cm². Pour les diodes D5 et D6, et après une heure de test

avec une densité de courant de 310 A/cm², les variations de la chute de tension enregistrées,

pour une densité de courant de 300 A/cm², étaient de 0.73 V et de 0.95 V pour D5 et D6

respectivement.

Les tests réalisés par cette équipe sur les diodes JBS-SiC 1200 V n’ont pas montré une

influence de ce phénomène sur les caractéristiques directes I-V de ces diodes.

D’après ces résultats, on a constaté que l’apparition des défauts d’empilement dépend

de la surface des composants, de l’épaisseur de la couche faiblement dopée, de la durée de vie

des porteurs et des paramètres géométriques du composant.

6.1.3 Les diodes bipolaires

Avec la commercialisation des diodes Schottky-SiC, de nombreuses recherches ont été

réalisées pour le développement de diodes PiN-SiC. Les avantages de la diode PiN-SiC par

rapport à la diode Schottky sont classées dans les applications hautes tensions (> 2 kV) et

hautes températures (> 150°C) [Mrinal'06]. En effet pour augmenter la tenue en tension du

composant il faut augmenter l’épaisseur de la région de dérive, et pour une tenue en tension


Rami MOUSA




24

de 2 kV environ, les diodes Schottky-SiC ne deviennent plus attrayantes à cause de

l’augmentation importante de la chute de tension. La diode PiN est conçue de telle sorte que

la région de dérive est inondée avec excès de trous et d’électrons réduisant la résistance de la

couche de dérive. Ce phénomène est connu comme une modulation de la conductivité. La

modulation de la conductivité est déterminée par la durée de vie importante des porteurs. La

croissance régulière des épitaxies produites par Cree, avec une gamme de durée de vie de

300 ns à 2 µs, a permis la démonstration de diodes PiN en SiC-4H avec des tenues en tension

de 6 kV, 10 kV et 20 kV pour des chutes de tensions (Vf) de 3.3 V, 3.7 V et 6.5 V

respectivement (pour une densité de courant de 100 A/cm²). Pour le fonctionnement à haute

température la chute de tension en direct dans les diodes Schottky augmente, du fait de la

diminution de la mobilité des porteurs majoritaires. Dans les diodes PiN ce phénomène existe

mais il est compensé par l’augmentation de la duré de vie des porteurs impliquant une

indépendance relative de la résistance différentielle (RON). La chute de tension de la diode

PiN diminue avec l’augmentation de la température du fait de l’augmentation de la

concentration des porteurs intrinsèques qui conduit à l’augmentation du courant.

En terme de tenue en tension, le meilleur démonstrateur a été réalisé par Sugawara

[Sugawara'01]. Ce composant a été fabriqué à partir d’un substrat N+ avec une couche

d’épitaxie de 200 µm d’épaisseur dopée de 8 1013

cm-3

d’atomes donneurs, et d’une couche

P+ pour l’anode. La tenue en tension atteinte est de 19 kV. Pour atteindre cette tenue en

tension, une protection de type mesa/JTE a été utilisée autour de la jonction PN. La chute de

tension directe mesurée pour une densité de courant de 100 A/cm² est de 6.5 V. La figure (11)

montre une coupe verticale du composant.

Figure (11). Structure de la diode PiN-SiC réalisée par Sugawara [Sugawara'01].

En terme de forte puissance, Hull a réalisé une diode PiN avec une tenue en tension de

4.5 kV et un courant de 180 A [Hull'06]. Ce composant a été réalisé avec une épaisseur de la

région de dérive de 50 µm dont le dopage est de 2 1014

cm-3

. La chute de tension enregistrée

pour 180 A est de 3.17 V. Le courant de fuite en polarisation inverse sous 4.5 kV est de

0.4 µA. Le temps et la charge de recouvrement inverse enregistrés sont 320 ns et 8 µC

respectivement.

Malgré ses performances prometteuses, la diode PiN en SiC n’a pas encore atteint la

maturité commerciale du fait de la présence d’une dérive de la tension directe (Vf) à ses

bornes. Ce problème apparaît comme une augmentation de la chute de tension en polarisation

directe avec le temps de fonctionnement. La cause de ce phénomène est attribuée à la

formation de "Stacking faults", qui sont des défauts d’empilement dans les couches


Rami MOUSA




25

épitaxiées. En polarisation directe, l’énergie de recombinaison produite est suffisante pour

mobiliser et propager ces défauts. La surface soumise à ces défauts subit une réduction locale

de la conductivité [Stahlbush'06]. La figure (12) montre les caractéristiques statiques d’une

diode PiN-SiC 10 kV après plusieurs niveaux de stress en conduction directe [Hefner'04].

Dans cette étude, Hefner a montré que l’augmentation de la chute de tension dépend du temps

de stress et de niveau du courant traversant la diode. Il a également montré que la quantité de

dégradation n’est pas influencée par les caractéristiques dynamiques ou par la polarisation

inverse de la diode. Cette dégradation est uniquement liée au temps pour lequel le composant

fonctionne à un courant direct donné, et augmente en fonction de la température.

Figure (12). Caractéristique statique d’une diode PiN-SiC après plusieurs niveaux de stress en conduction

directe [Hefner'04].

Pour traiter ce problème, la société Cree Research a développé un procédé de

fabrication qui permet une suppression de ces défauts [Sumakeris'06]. Il s’agit d’un traitement

initial à base d’une gravure de KOH ou bien une gravure avec des motifs géométriques

particuliers avant la croissance de l’épitaxie. Les auteurs ont constaté une amélioration du

rendement de fabrication de 81%.

6.2 Les composants unipolaires

6.2.1 Les MOSFET-SiC

La grande valeur du champ électrique critique du SiC-4H par rapport au silicium,

permet de réaliser des transistors MOSFET de puissance avec une épaisseur de la région de

dérive de 10% de la valeur nécessaire pour l’équivalent silicium et avec un dopage 100 fois

supérieur par rapport à un MOSFET-Si pour une tenue en tension donnée.

Donc la charge stockée dans la capacité de drain par unité de surface d’un MOSFET-

SiC est prévue 10 fois supérieure à celle d’un MOSFET-Si pour un VBR donné. Cette charge

peut être calculée par la relation suivante :

D CQ A E (8)

Où A est la surface du composant, ε est la constante diélectrique et EC est le champ électrique

critique. A partir de cette relation, on observe que la charge stockée QD par unité de surface

est directement proportionnelle au champ critique EC. Pour le SiC-4H, la valeur de EC est

approximativement 10 fois supérieure à celle du Si, cela signifie que la charge de drain et les


Rami MOUSA




26

pertes en commutation par unité de surface pour un composant en SiC-4H sont également 10

fois supérieures par rapport à celles du Si.

Cependant, avec une épaisseur de la région de dérive 10 fois inférieure et avec un

dopage 100 fois supérieur, et en tenant compte que la mobilité des électrons dans le SiC-4H

est approximativement 70% de sa valeur dans le Si, la résistance spécifique à l’état passant

pour un MOSFET SiC-4H est théoriquement 700 fois inferieure à celle d’un MOSFET-Si.

Cela signifie que la surface d’un MOSFET en SiC-4H est estimée 700 fois plus petite que

celle d’un MOSFET-Si pour des valeurs de la tension et de la résistance à l’état passant (RON)

comparables.

Par conséquent la charge stockée dans la capacité de drain et les pertes en

commutation d’un MOSFET en SiC-4H sont théoriquement 70 fois inférieures à celles d’un

MOSFET-Si [Ryu'05]. En effet, les transistors MOSFET-SiC permettent d’accéder aux

applications hautes fréquences. Dans la filière Si, un MOSFET avec une tenue en tension

supérieure à 1 kV se révèle peu performant à cause de la forte résistance à l’état passant. Avec

le SiC, il est théoriquement possible de réaliser des transistors MOSFET avec une tenue en

tension de 10 kV pour une résistance à l’état passant plus faible [Ruff'94, Howell'07].

Les transistors MOSFET-SiC de puissance rencontrent le problème lié à la qualité de

l’interface oxyde de champ/semi-conducteur. Ce problème conduit à une mobilité des

électrons très faible dans le canal d’inversion. Cet obstacle technologique n’a pas permis de

démontrer tout le potentiel des convertisseurs utilisant des interrupteurs de type SiC. De

nombreuses études ont été réalisées pour améliorer la mobilité des électrons et ont conduit à

une amélioration importante de cette mobilité.

En terme de tenue en tension, Ryu a réalisé un transistor DMOSFET en SiC-4H avec

une tenue en tension de 10 kV [Ryu'04]. Ce composant a été réalisé avec une couche de

dérive de 85 µm et avec un dopage de 8 1014

cm-3

. La mobilité effective mesurée du canal

est de 22 cm²/Vs. La résistance spécifique mesurée est de 123 m .cm² pour une polarisation

de la grille de 18 V. Le courant de fuite mesuré est de 197 µA sous une tension de 10 kV

appliquée sur le drain et pour une polarisation de grille de -8 V. La surface active du

composant est de 4.24 10-3

cm². La figure (13) montre la structure du DMOSFET 10 kV

réalisé par Ryu.

Figure (13). Structure du DMOSFET 10 kV réalisée par Ryu [Ryu'04].

Pour améliorer les performances du composant dans les applications de puissance Ryu

a développé un nouveau démonstrateur avec une surface active plus importante [Ryu'06]. La


Rami MOUSA




27

surface active du nouveau DMOSFET est de 0.15 cm². La tenue en tension est de 10 kV. Ce

composant a été réalisé avec une couche de dérive de 100 µm et avec un dopage de

6 1014

cm-3

. La résistance spécifique mesurée est de 111 m .cm² pour une polarisation de

grille de 15 V et pour un VDS de 0.15 V. Le courant de fuite mesuré à 10 kV est de 3.3 µA

pour un VGS = 0 V. Le calibre en courant atteint est de 5 A pour une tension de drain de

3.76 V.

Howell et son équipe ont réalisé un DMOSFET en SiC-4H avec une large surface

active de 0.6 cm² [Howell'07]. Le calibre en courant mesuré avec cette surface à VDS = 5 V et

pour VGS = 10 V est de 20 A. Ce courant augmente pour atteindre 50 A à VDS = 15 V et pour

VGS = 12 V. La tenue en tension enregistrée est de 10 kV avec une densité de courant de fuite

de 1 mA/cm². Ce composant a été réalisé avec une couche de dérive de 100 µm et avec un

dopage de 5 1014

cm-3

. La figure (14) montre la structure du DMOSFET 10 kV – 50 A

réalisé par Howell.

Figure (14). Structure du DMOSFET 10 kV – 50 A réalisé par Howell [Howell'07].

Dans l’objectif de réduire la résistance spécifique du MOSFET-SiC et améliorer la

mobilité effective des électrons, Harada et son équipe ont réalisé un transistor MOSFET-SiC

avec une résistance spécifique de 1.8 m .cm² [Harada'06]. Ce composant est nommé

IEMOSFET (Implantation and Epitaxial MOSFET). Le démonstrateur a été réalisé avec un

substrat SiC-4H C-face de type N dont la résistivité est très faible 0.01 .cm. L’épaisseur de

la couche de dérive est de 6 µm et le dopage dans cette région est de 2.1 1016

cm-3

. La figure

(15) montre la structure de l’IEMOSFET réalisé par Harada. Dans cette structure le canal

enterré a été réalisé par implantation N+ avec un dopage de 4 10

16 cm

-3. Le calibre en courant

atteint est de 10 A à VDS = 5 V et pour VGS = 15 V. Ce courant correspond à une résistance à

l’état passant de 0.5 , et il a été enregistré pour une surface active de 0.8 mm². Cela montre

la possibilité de réduire la résistance à 0.1 pour une surface de 4 mm². La tenue en tension

mesurée est de 660 V.


Rami MOUSA




28

Figure (15). Structure du IEMOSFET réalisé par Harada [Harada'06].

Pour évaluer les performances du transistor MOSFET-SiC par rapport à celles du

MOSFET-Si, Ong a réalisé une comparaison entre les comportements des deux transistors

[Ong'07]. La comparaison a été réalisée en régime de conduction ainsi qu’en régime de

commutation. Le transistor MOSFET-SiC utilisé dans cette étude est un transistor (10 A –

1200 V) de Cree, ce transistor a été comparé avec un transistor MOSFET-Si IXYS (10 A –

1000 V). Les résultats de caractérisation obtenus ont montré la supériorité du MOSFET-SiC

pour les deux modes. En effet l’utilisation du MOSFET-SiC a permis une réduction des pertes

en conduction de 87.7%. En commutation les pertes enregistrées dans le cas du MOSFET-SiC

sont de 50% à la fermeture et de 66% à l’ouverture du transistor en comparaison avec le

MOSFET-Si. Le tableau (6) montre un résumé des caractéristiques électriques enregistrées

pour les deux MOSFET.

Paramètres MOSFET-Si MOSFET-SiC

VDS (V) (tension à l’état passant) 4 0.48

Pconduction (W) 17.6 2.16

IDS (A) 4.4 4.49

RON ( ) (résistance à l’état

passant)

0.91 0.11

tr (ns) (temps de montée) 33 22

tf (ns) (temps de descente) 32 16

Tableau (6). Comparaison des Paramètres électriques du MOSFET-SiC (10 A – 1200 V) avec celles du

MOSFET-Si (10 A – 1000 V) [Ong'07].

A partir de ces résultats on peut noter que les MOSFET-SiC présentent des avantages

significatifs par rapport aux MOSFET-Si. D’abord la réduction des pertes en conduction

conduit à une large amélioration du rendement dans des applications de l’électronique de

puissance, puis la réduction de temps de commutation permet d’augmenter la fréquence de

fonctionnement et par conséquent la réduction de taille des systèmes.


Rami MOUSA




29

Les transistors MOSFET-SiC rencontrent un problème lié à la fiabilité de l’oxyde de

la grille. Ce problème est dû à la faible valeur de la barrière entre la bande de conduction du

SiC et la bande de conduction de l’oxyde (2.7 eV pour le SiC contre 3.1 eV pour le Si)

[Krishnaswami'05]. Donc la fiabilité des transistors MOSFET-SiC de puissance exige une

couche d’oxyde fiable. Dans les applications industrielles et de l’automobile, la durée de vie

de composants demandée est de 10000 heures à la température de 175°C et 15 ans à la

température de 125°C [Treu'07]. Les mesures de fiabilité de l’oxyde de la grille réalisées par

Krishnaswami sur des MOSFET-SiC de Cree, montrent que ces composants possèdent une

durée de vie de 100 ans pour un champ d’opération nominale de 3 MV/cm

[Krishnaswami'05]. Les mesures ont été réalisées en utilisant la technique TDDB (Time

Dependent Dielectric Breakdown), à une température de 175°C. Un autre problème peut

limiter la fiabilité des MOSFET-SiC, c’est l’instabilité de la tension de seuil VTH. Ce

problème est lié à la qualité de interface oxyde de champ/semi-conducteur. L’utilisation de la

technique de nitridation par NO où N2O pour former des oxydes de champ permet une

réduction significative de la densité d’état d’interface et une meilleure stabilité de la tension

de seuil de MOSFET [Gurfinkel'06, Gurfinkel'08].

6.2.2 Les JFET-SiC

A l’heure actuelle, le transistor JFET-SiC est l’interrupteur le plus avancé dans son

développement, car il est au stade de la pré-commercialisation. Dans ce domaine, la société

Infineon, par l’intermédiaire de son centre de recherche SiCED, est la plus avancée pour le

moment. Deux types de structures verticales ont été étudiés dans les recherches réalisés par

SiCED sur le développement du JFET-SiC. Les deux structures sont nommées : type A et

type B [Friedrichs'01]. la figure (16) montre une demie cellule pour chaque type.

Type A

Type B

Figure (16). Les deux types du VJFET-SiC réalisés par SiCED. Type A à gauche et type B à droite

[Friedrichs'01].

Les deux types du JFET-SiC ont été réalisés sur un substrat 4H-SiC type-n de Cree

avec une résistivité spécifique entre 16 et 20 m .cm2. Comme le montre la figure (16), les

deux structures présentent une couche enterrée de type P+. Cette couche a été implantée

sélectivement dans la première couche épitaxiée (couche N-). Entre cette couche et la seconde

couche de type P+, en haut de la structure, un canal latéral est formé pour contrôler le courant

du composant. Cette solution permet la conception de la région de contrôle (formée par les

deux couches P+) d’une façon indépendante de la tension de blocage désirée. Cette région

détermine la tension de pincement et le courant de saturation du composant. A l’état bloqué,


Rami MOUSA




30

la chute de tension entre la couche enterrée P+ et le substrat est supportée par la couche

faiblement dopée N-.

La structure de type A (figure 16 de gauche) présente une très faible résistance à

l’état passant, où le courant circule directement de la région de source à travers le canal vers

la région de dérive. Pour une densité de courant de 100 A/cm², cette structure présente une

chute de tension de 0.8 V. Cependant cette structure présente une large capacité de Miller due

à une large surface de la capacité grille-drain, ce qui limite la vitesse de commutation du

composant. Dans la structure de type B, la couche enterrée P+ est connectée électriquement

avec la source ce qui permet de diminuer la capacité de Miller et augmenter la vitesse de

commutation [Friedrichs'00]. L’inconvénient de ce type est la nécessité d’avoir un pré-canal

entre la région de la source et le canal pour atteindre la tension de pincement. Ce pré-canal

augmente la résistance du composant à l’état passant (RON). La chute de tension enregistrée

pour une densité de courant de 100 A/cm² est de 2 V. Le tableau (7) montre une comparaison

entre les valeurs de la résistance spécifique atteintes pour les deux types en fonction de la

tenue en tension.

Tenue en tension

(V)

VJFET-SiC type A

(m .cm²)

VJFET-SiC type B

(m .cm²)

600 8 20

1200 12 22

1800 14 24

3500 26 N’est pas réalisé

Tableau (7). Comparaison entre les valeurs de la résistance spécifique atteintes pour les deux types A et B

du VJFET en fonction de la tenue en tension [Friedrichs'01].

Le JFET lui-même est un composant normally-on (le courant circule entre drain et

source pour une polarisation nulle entre grille et source) ce qui est un inconvénient majeur

pour son utilisation dans les applications de puissance. Une solution a été développée par la

société SiCED, qui a mis au point un arrangement pour réaliser un composant de type

normally-off. Dans cet arrangement le JFET-SiC est connecté en série avec un MOSFET-Si

basse tension dans une configuration cascode. A l’état passant, les caractéristiques du

montage cascode sont dominées par les caractéristiques du MOSFET-Si où le JFET-SiC

réagit comme une simple résistance. Par contre, à la mise à l’ouverture du MOSFET-Si, la

chute de tension à ces bornes augmente pour atteindre la tension de pincement du JFET-SiC.

Au delà de cette valeur, toute augmentation de la tension appliquée au cascode est supportée

uniquement par le JFET-SiC haute tension. L’inconvénient de cette configuration est la

température maximale de fonctionnement limitée par le MOSFET-Si.

La conception des transistors VJFET en SiC-4H, avec une tenue en tension de 1500 V

et de quelques Ampères, permet la commercialisation de ces composants comme premier

interrupteur de puissance. Le transistor JFET-SiC est un composant unipolaire, son courant

est transporté par les porteurs majoritaires. La réduction de sa résistance à l’état passant et

l’amélioration de ces performances est un vrai besoin. Des méthodes d’optimisation de la

conception du JFET ont été apportées par Friedrichs et son équipe [Friedrichs'04, Elpelt'07].

Ces méthodes ont montré une nette amélioration des performances du composant en termes de


Rami MOUSA




31

réduction de la résistance à l’état passant, de réduction de l’influence de la température sur

cette résistance et d’augmentation du courant de saturation.

Les transistors JFET-SiC fabriqués par SiCED ont une conception latérale et verticale

(JFET-SiC avec deux canaux). Un autre fabricant propose des transistors JFET-SiC avec une

structure verticale pure (JFET-SiC avec un seul canal vertical), c’est le cas de SemiSouth

[Mazzola'04]. Les transistors VJFET développés par SemiSouth ont une tenue en tension de

600 V à 800 V, avec une résistance spécifique de 1 m .cm² à 10 m .cm². La figure (17)

montre la structure de base du VJFET-SiC fabriqué par SemiSouth.

Figure (17). Structure du VJFET-SiC fabriquée par SemiSouth [Mazzola'04].

Comme avantage, la structure verticale pure permet d’avoir une résistance à l’état

passant très faible. Mais les inconvénients qui peuvent être présentés par cette conception

sont : des capacités de Miller élevées, des difficultés d’intégration d’une diode structurelle et

des limites dans les conditions de l’avalanche et de court-circuit [Friedrichs'07].

De nombreuses recherches ont été réalisées pour mettre en place un JFET qui soit

normalement ouvert (normally-off). Dans ce domaine, Zhao a réalisé un JFET-SiC

normalement ouvert avec une tenue en tension de 11 kV [Xueqing'04]. Pour réaliser le

composant, une couche de dérive de 120 µm dopée à 4.9 1014

cm-3

a été utilisée. La densité

de courant enregistrée à VDS = 3 V et à VGS = 3.5 V est de 22.2 A/cm². Cette densité de

courant correspond à une résistance spécifique de 130 m .cm². La technologie de fabrication

est basée sur une structure en tranchée TI-JFET (Trench Implanted JFET). La figure (18)

montre la structure du TI-JFET réalisée par Zhao.

Figure (18). Structure du TI-JFET 11 kV réalisée par Zhao [Xueqing'04].


Rami MOUSA




32

Généralement, pour réaliser un VJFET normalement ouvert, l’extension de la zone de

charge d’espace sous polarisation nulle de la jonction de grille doit être suffisamment large

afin de bloquer le canal de conduction et empêcher la circulation du courant. Cela nécessite la

réalisation du composant avec un canal très étroit ou avec un dopage faible. Les deux mesures

conduisent à augmenter l’influence du canal sur la résistance à l’état passant et sur le courant

de saturation. Ce qui provoque la dégradation des performances du composant [Treu'07].

Les transistors JFET-SiC peuvent présenter plusieurs avantages par rapport aux

MOSFET-SiC, du fait de l’absence de la couche d’oxyde de champ. Le fonctionnement

interne du JFET est uniquement basé sur les jonctions PN, ce qui permet théoriquement de

fonctionner à des températures allant jusqu’à plusieurs centaines de degré Celsius. Dans le cas

du MOSFET, les conditions de stress à haute température et sous fort champ augmentent

l’injection des électrons dans l’oxyde du fait de la faible valeur de la barrière entre le SiC et le

SiO2, ce qui provoque la dégradation de la stabilité de l’oxyde à l’interface. La tension de

pincement du JFET est théoriquement indépendante de la température. Dans les MOSFET,

cette tension diminue avec l’augmentation de la température, ce qui peut mettre le MOSFET

dans l’état passant pour des températures Tj > 200°C. Enfin la fiabilité du JFET en terme de

durée de vie de fonctionnement dans les applications hautes températures est beaucoup plus

élevée que celle du MOSFET [Friedrichs'05, Treu'07].

6.3 Les composants bipolaires

6.3.1 Les transistors bipolaires BJT (Bipolar Junction Transistor)

Les transistors bipolaires de puissance (BPT) dans la filière silicium sont

commercialement disponibles depuis 50 ans environ. Ces transistors constituaient la majorité

des interrupteurs de puissance jusqu’à leur remplacement par des transistors MOSFET puis

des IGBT de puissance. Le faible gain en courant et le problème du second claquage du

transistor bipolaire en Si le rendent peu attrayant par rapport au MOSFET ou à l’IGBT. Le

faible gain en courant du transistor bipolaire haute tension est principalement lié à la nécessité

d’avoir une grande région de collecteur pour tenir la tension [Huang'01].

Dans la filière SiC, les transistors bipolaires sont théoriquement capables de résoudre

ces problèmes. Pour des fortes valeurs de tension (> 4 kV), les transistors BJT-SiC sont

préférables par rapport aux composants unipolaires, ce qui est principalement dû à la

modulation interne de la résistivité en polarisation directe [Huang'00].

Les transistors BJT en SiC-4H ont gagné une attention particulière car ils sont exempts

du problème de l’oxyde de grille et du fait de leur capacité à avoir une faible résistance à

l’état passant. De nombreuses recherches ont été réalisées dans le développement des BJT en

SiC-4H, et surtout pour améliorer les performances du composant en termes du gain en

courant qui reste faible et diminue avec la température. Une solution envisageable est la

configuration Darlington qui permet d’augmenter la valeur du gain ( = 1517) [Zhang'04]. La

figure (19) montre le schéma équivalent de la configuration Darlington.


Rami MOUSA




33

Figure (19). Configuration Darlington du transistor BJT [Zhang'04].

En terme de tenue en tension, le meilleur démonstrateur a été réalisé par Zhang avec

une tenue en tension de 9.2 kV [Burke'04]. Ce composant a été réalisé en SiC-4H avec une

région de dérive de 50 µm d’épaisseur dopée à 7 1014

cm-3

. La densité de courant atteinte est

de 150 A/cm² sous VCE =5 V et pour un courant de base IB = 5 mA. Cette valeur correspond à

une résistance spécifique de 33 m .cm². Le gain en courant enregistré est de 7. La figure (20)

montre la structure du transistor BJT-SiC réalisée par Zhang.

Figure (20). Structure du transistor BJT-SiC 9.2 kV réalisée par Zhang [Burke'04].

Le tableau (8) montre un récapitulatif des résultats de réalisation de BJT-SiC

présentées dans la littérature.

Référence Polytype Tenue en tension

(kV)

RON

(m .cm²)

Gain en courant ( )

[Burke'04] 4H 9.2 33 7

[Balachandran'07] 4H 6 28 3

[Balachandran'05] 4H 4 56 9

[Krishnaswami'06] 4H 3.2 8.1 44

[Zhao'04] 4H 1.75 12 24.8


Rami MOUSA




34

[Burke'05] 4H 1.677 5.7 7.1

[Lee'07] 4H 1.2 5.2 60

Tableau (8). Récapitulatif des résultats de réalisation de BJT-SiC.

Une comparaison systématique entre un BJT-SiC 1200 V et un IGBT-Si 1200 V a été

réalisée par Gao [Gao'06]. Dans cette étude les caractéristiques statiques et dynamiques des

deux composants ont été comparées. En mode de conduction et pour une densité de courant

de 100 A/cm², les chutes de tension enregistrées sont 3.3 V et 0.59 V pour l’IGBT et le BJT

respectivement. Cela signifie que les pertes en conduction dans le BJT-SiC sont beaucoup

plus faibles que celles de l’IGBT. En commutation, les pertes dans le circuit de commande du

transistor BJT-SiC sont plus importantes que celles de l’IGBT, mais toutes les autres pertes

(pertes à l’ouverture et à la fermeture du transistor) sont plus faibles pour le BJT-SiC. Les

pertes totales enregistrées pour le BJT-SiC sont de 295.9 µJ, alors que pour l’IGBT elles sont

de 5342 µJ. Cela signifie que le remplacement des IGBT-Si par des BJT-SiC permettrait

d’améliorer le rendement dans les applications de l’électronique de puissance.

Cependant, les transistors BJT-SiC présentent une dégradation de leurs

caractéristiques I-V avec le temps de fonctionnement. Cette dégradation apparait comme une

réduction du gain en courant, une augmentation de la résistance dans la région de saturation et

une augmentation de l’effet Early. Dans son étude, Agarwal avait montré que les défauts

d’empilement (SF) dans la base du composant sont la cause de ce phénomène [Agarwal'06].

Pendant le fonctionnement du transistor, la base est inondée par des paires de porteurs

(électrons-trous). La recombinaison de ces paires dans la base conduit à augmenter les défauts

d’empilement, ce qui diminue le nombre de porteurs traversant la base vers le collecteur et

diminue la concentration du dopage dans la base. Par conséquent, le gain en courant diminue,

la résistance à l’état passant dans la région de saturation augmente et l’effet Early augmente.

Une étude plus récente a été réalisée par la même équipe pour expliquer ce phénomène

[Gao'07]. Cette fois, l’étude a montré que la cause principale de la dégradation des

caractéristiques est l’augmentation de la densité d’état de la surface SiC/SiO2 qui conduit à

augmenter la recombinaison superficielle à l’interface SiC/SiO2. Par rapport à la première

étude, une nouvelle technique a été utilisée pour éviter l’échauffement du composant et

découpler les effets thermiques et électriques sur la dégradation des caractéristiques.

6.3.2 Les thyristors GTO

Le thyristor GTO est l’interrupteur électronique de très forte puissance dans la filière

silicium. Il est utilisé dans les applications concernant les fortes tensions (quelques kV) et les

forts courants (quelques kA). Il est donc naturel que ses capacités attirent l’attention des

chercheurs dans la filière SiC. Le thyristor GTO-SiC est un interrupteur bipolaire dont la

modulation de la conductivité lui permet de fonctionner à des tensions élevées (> 3000 V) et à

des fortes densités de courant avec une faible chute de tension en direct [Campen'02].

Le premier thyristor GTO-SiC a été développé en 1997 [Agarwal'97]. La tenue en

tension atteinte était de 700 V, la chute de tension à l’état passant était de 4.8 V pour une

densité de courant de 500 A/cm² à la température de 350°C. En 2001, Ryu et son équipe ont

réalisé un GTO en SiC-4H avec une tenue en tension de 3.1 kV [Ryu'01]. Le courant direct

atteint est de 12 A pour une chute de tension de 4.97 V. Le meilleur démonstrateur en terme

de tenue en tension a été réalisé par Sugawara avec une tenue en tension de 12.7 kV

[Sugawara'04]. La figure (21) montre la structure du thyristor GTO-SiC réalisée par


Rami MOUSA




35

Sugawara. Pour atteindre cette tenue en tension, une couche de dérive de type P- dopée de

1-2 1014

cm-3

d’une épaisseur de 120 µm a été utilisée. La protection périphérique utilisée

était la combinaison d’une mesa avec JTE. La chute de tension en direct enregistrée est de

6.6 V pour une densité de courant de 100 A/cm².

Figure (21). Structure du thyristor GTO-SiC 12.7 kV réalisée par Sugawara [Sugawara'04].

Le CEGELY a réalisé en coopération avec l’Institut franco-allemand de recherche de

Saint-Louis, un thyristor GTO-SiC ayant une tenue en tension de 3.5 kV. Ce composant a été

réalisé avec une couche de dérive de 35 µm d’épaisseur dopée à 5 1014

cm-3

. Théoriquement

ces paramètres permettent d’obtenir une tenue en tension de 6 kV. La différence entre les

deux valeurs de tenue en tension s’explique par la présence de charges positives dans la

couche de passivation SiO2 [Brosselard'05].

Les thyristors GTO en SiC présentent une large barrière de potentiel (Vbi ~ 3 V) due à

la propriété du polytype SiC. Cette barrière diminue en fonction de la température de

fonctionnement, ce qui permet de réduire la chute de tension à l’état passant et de réduire les

pertes en conduction. En effet quand un GTO fonctionne dans un convertisseur de puissance à

des densités de courant élevées sa température de jonction peut dépasser 150°C. Et pour un

GTO-SiC de 5 kV sous une densité de courant de 350 A/cm², la chute de tension à l’état

passant peut être réduite pour atteindre une valeur inferieure à 5 V, ce qui est à peu prés égale

à la chute de tension pour un IGBT-Si de 4.5 kV. Cela signifie que les pertes en conduction

du GTO-SiC peuvent être réduites à des valeurs inférieures à celles d’un IGBT-Si pour des

densités de courant élevées [Sugawara'06]. Malgré leurs performances à l’état passant, les

GTO en SiC présentent l’inconvénient d’avoir une limitation fréquentielle due à un temps

important d’ouverture du composant. Ce temps augmente fortement avec la température. Dans

la même étude, Sugawara a montré que le temps d’ouverture du GTO-SiC augmente de 0.5 µs

à la température ambiante pour atteindre la valeur de 2.3 µs à 250°C (commutation sous 60 A

et 2000 V). Pour des tensions de blocage élevées, Sugawara a montré que les GTO-SiC

présentent une chute de tension à l’état passant inferieure à celle des GTO-Si. Pour

comparaison et sous une densité de courant à l’état passant de 100 A/cm², la chute de tension

pour un GTO-SiC 6.2 kV est inférieure à celle d’un GTO-Si 4.5 kV (4.2 V pour le GTO-SiC

et 4.6 V pour le GTO-Si). Les GTO en SiC présentent un temps de commutation à l’ouverture

inférieure à celui des GTO en Si, cela signifie que le remplacement des GTO-Si par des GTO-

SiC permet une réduction de pertes en commutation et une amélioration du rendement du

système de puissance [Sakata'02].


Rami MOUSA




36

6.3.3 Les transistors IGBT

Le transistor bipolaire et le MOSFET ont des caractéristiques complémentaires. Le

premier présente de faibles pertes en conduction, spécialement pour des tenues en tension de

claquage importantes, mais présente un temps de commutation élevé, spécialement à

l’ouverture. Le MOSFET peut être commuté beaucoup plus rapidement, mais les pertes en

conduction sont plus importantes, surtout pour des composants haute tension. Ces

observations ont conduit à la réalisation d’une combinaison entre ces deux types de

composants pour aboutir à l’IGBT. Par rapport aux autres composants bipolaires, l’utilisation

des transistors IGBT conduit à simplifier les circuits de commande car ils sont commandés en

tension. Pour ces raisons, le développement des IGBT en SiC revêt une importance majeure

dans les applications fort courant, forte tension et haute température.

Dans la filière silicium, la majorité des IGBT possède un canal de conduction de type

N, car la mobilité des électrons est supérieure à celle des trous. Au contraire, dans la filière

SiC, la majorité des recherches sur le développement des IGBT a été réalisée sur des

composants ayant un canal de type P [Agarwal'07]. La réalisation des IGBT-SiC avec un

canal de type N rencontre des difficultés technologiques dues à la faible disponibilité des

substrats de type P. En effet, le taux d’ionisation des dopants dans la région SiC de type P est

moins important que celui de la région SiC de type N, car l’énergie d’ionisation des

accepteurs est plus importante que celle des donneurs. Donc, un composant avec un substrat

de type P+ présente une résistance, à l’état passant, plus importante que celle d’un composant

avec un substrat de type N+ [Wang'00].

Zhang et son équipe ont réalisé un IGBT ayant une tenue en tension de 10 kV

[Zhang'05]. Le composant a été réalisé sur un substrat SiC-4H de type N+. La structure du

composant est une structure trench. Pour atteindre cette valeur de 10 kV, une couche de dérive

de type P- a été utilisée avec un dopage faible. Pour mettre l’IGBT en conduction, une

polarisation négative doit être appliquée sur la grille. La résistance spécifique différentielle

( V/ I) enregistrée est de 175 m .cm² à la température ambiante et pour une polarisation du

collecteur de -20 V et une polarisation de la grille de -66 V. Cette résistance diminue avec

l’augmentation de la température pour avoir une valeur de 13 m .cm² à 150°C à VG = -60 V

(tension de grille) et VC = -15 V (tension du collecteur). Ce composant nécessite une grande

valeur de polarisation du collecteur pour la mise en conduction VC = -7.5 V à la température

ambiante. Cette valeur diminue en fonction de la température pour avoir une valeur de -4 V à

150°C. La figure (22) montre la structure de l’IGBT trench avec un canal de type P réalisé par

Zhang.

Figure (22). Structure de l’IGBT-SiC 10 kV réalisée par Zhang [Zhang'05].


Rami MOUSA




37

La structure trench permet la réalisation de composants avec une faible résistance du

canal et améliore l’injection de porteurs de l’émetteur, mais le processus de formation de

tranchée profonde avec un flanc contrôlé en SiC est actuellement un défi. La structure planar

permet une simplification du processus de fabrication et une amélioration de la fiabilité de

composant. Zhang et son équipe ont réalisé un IGBT planar de type P avec une tenue en

tension de blocage de 9 kV [Qingchun'07]. Pour réaliser ce composant, une couche de dérive

de type P- de 110 µm dopée 2-6 10

14 cm

-3 a été utilisée. La résistance spécifique

différentielle enregistrée à la température ambiante est de 88 m .cm² et de 25 m .cm² à

200°C pour une polarisation de grille de -20 V. La polarisation du collecteur nécessaire pour

la mise en conduction du composant est de -3 V. La figure (23) illustre la structure planar de

l’IGBT-SiC de type P réalisée par Zhang.

Figure (23). Structure de l’IGBT planar 9 kV en SiC-4H réalisée par Zhang [Qingchun'07].

Le tableau (9) montre un récapitulatif des résultats de réalisation des IGBT-SiC

présentées dans la littérature.

Référence Polytype Type d’IGBT Tenue en tension

(kV)

RON différentielle

(m .cm²)

[Zhang'05] 4H IGBT de type P 10 175

[Qingchun'07] 4H IGBT de type P 9 88

[Zhang'07] 4H IGBT de type P 7.5 26

[Zhang'06] 4H IGBT de type P 5.8 570

[Avram'05] 4H IGBT de type N 4 -

Tableau (9). Récapitulatif des résultats de réalisation des IGBT-SiC.

Les IGBT-SiC de type P présentent une faible transconductance du fait de la faible

mobilité des trous dans le canal de type P du MOSFET [Zhu'05]. La résistance de la région de

dérive non modulée d’un IGBT de type N est beaucoup plus faible que celle d’un IGBT de

type P, car la mobilité des électrons est plus importante que celle des trous. Cette résistance

dépend fortement de la durée de vie des porteurs dans la région de dérive. Des efforts

technologiques concernant l’amélioration de la durée de vie de porteurs et la réduction des


Rami MOUSA




38

défauts d’empilement sont nécessaires pour améliorer les performances des IGBT-SiC de type

P [Agarwal'07].

6.3.4 Conclusion

La disponibilité commerciale de plaquettes de SiC a conduit à des démonstrateurs de

composants de puissance en SiC. Les différents démonstrateurs réalisés sont conformes aux

prévisions données par les propriétés intéressantes du SiC. La commercialisation des diodes

Schottky-SiC (300 V – 10 A et 600 V – 4-6 A) en 2001 par Infineon a conduit à une attention

particulière à cette nouvelle technologie. Ces diodes remplaceront les diodes PN-Si dans une

gamme de tension allant jusqu’à 2000 V. L’avantage le plus remarquable est un temps de

recouvrement quasi nul par rapport aux diodes PN-Si rapides. Malgré cet avantage, ces diodes

présentent un courant inverse élevé et une chute de tension directe plus élevée par rapport aux

diodes PN-Si. Les diodes JBS-SiC présentent une solution des limitations des diodes

Schottky-SiC, et permettent d’augmenter les gammes de tensions (3000 V) et de courants. Ces

composants sont commercialement disponibles depuis 2006 par Infineon dans des calibres de

(600 V – 16 A). Le mode de conduction bipolaire permet à ces diodes de fonctionner avec des

impulsions de courant très élevées. Mais ce mode de fonctionnement peut conduire à une

dégradation des caractéristiques I-V pour les composants ayant une tenue en tension >

2000 V. Pour les applications sous tension élevée, les diodes PiN-SiC sont préférables du fait

de la modulation de la conductivité du composant. Mais la commercialisation de ces

composants implique de résoudre le problème de la dégradation de leurs caractéristiques

causée par la formation de stacking fault.

Concernant les interrupteurs, les applications hautes tensions (1-10 kV) n’étaient

possibles qu’avec des IGBT-Si et des thyristors Si. Dans le futur, des MOSFET-SiC pourront

remplacer ces composants et permettront d’augmenter la fréquence de fonctionnement. Le

développement de MOSFET-SiC nécessite une amélioration de la mobilité du canal

d’inversion ainsi que la fiabilité de l’oxyde. Le transistor JFET-SiC est l’interrupteur le plus

avancé dans son développement et il est déjà disponible en échantillonnage. Ses performances

permettent de fonctionner à 300°C. Un JFET-SiC normalement fermé avec un seul canal

vertical présente une résistance à l’état passant très faible, et il est dédié pour des applications

à faible tension < 1000 V. Pour les applications hautes tensions, une structure plus

compliquée est demandée, c’est le cas du JFET-SiC à deux canaux. Le JFET normalement

fermé à deux canaux possède des performances excellentes en conduction et en commutation.

L’association hybride de MOSFET-Si avec le JFET-SiC (montage cascode) rend

l’interrupteur normalement ouvert, mais limite ses performances pour les applications à haute

température. Les interrupteurs unipolaires présentent une dégradation de leur caractéristique I-

V en fonction de la température du fait de l’augmentation de la résistance à l’état passant RON.

Cette résistance augmente aussi en fonction de la tenue en tension. Pour des tensions élevées,

les composants de type bipolaire sont préférables. Le transistor bipolaire BJT présente des

faibles pertes en conduction même avec des températures élevées, mais le faible gain en

courant et la diminution de ce gain en fonction de la température limitent ses performances

pour les applications de petite puissance. Le thyristor GTO pourrait servir dans les

applications à très haute tension (> 10 kV), son mode de fonctionnement bipolaire permet

d’atteindre des courants très importants avec le développement technologique de la filière SiC

qui permettra la réalisation de composants de grande dimension. Le développement et

l’amélioration des performances de l’IGBT-SiC sont liés au développement du MOSFET-SiC

du fait de la faible mobilité des porteurs dans le canal d’inversion. La réalisation d’un IGBT-

SiC de type P avec une bonne performance implique l’amélioration de la durée de vie de


Rami MOUSA




39

porteurs et la réduction des stacking fault. Ce composant qui peut répondre à un compromis

entre le MOSFET et le thyristor pour des applications (10-20 kV) avec la possibilité de

fonctionner à des fréquences élevées. Enfin des efforts technologiques sont nécessaires pour

améliorer la qualité des contacts ohmiques sur le type P ce qui permettrait d’améliorer les

performances des composants et de réduire les pertes.

7 État de l’art sur la caractérisation électrique du JFET-SiC

Dans ce paragraphe, nous allons passer en revue des caractérisations électriques

réalisées sur des transistors JFET-SiC échantillonnés. Nous présentons quelques résultats sur

le comportement du JFET en mode de fonctionnement statique et dynamique dans des

conditions de haute température. Nous présentons également quelques techniques utilisées

pour la mesure capacitive du JFET, pour évaluer sa stabilité dans des conditions d’avalanche

et enfin, nous présentons une solution proposée par SiCED pour avoir des modules haute

tension.

7.1 Caractérisation statique

Une caractérisation haute température du transistor JFET-SiC (1200 V – 2.5 A) de

SiCED a été réalisée par Funaki [Funaki'04]. Dans ce travail, le comportement statique en

mode de polarisation directe (VDS positif) du JFET a été évalué pour des températures

comprises entre l’ambiante et 450°C. La figure (24) montre un schéma équivalent du banc de

test utilisé. Dans ce système, tous les équipements et les sources de puissance sont contrôlés

par un PC avec le logiciel Lab View. Le dialogue avec le PC utilise une liaison GPIB IEEE-

488.

Figure (24). Schéma équivalent du banc de test utilisé pour la caractérisation statique directe du JFET-

SiC [Funaki'04].

Le composant caractérisé présente une caractéristique (IDS-VDS) de type pentode. Le

courant de saturation et la résistance à l’état passant mesurés à la température ambiante pour

VGS = 0 V étaient de 3.5 A et de 1.33 respectivement. A la température de 450°C, le

courant de saturation diminue à une valeur de 0.7 A, la résistance à l’état passant augmente

pour avoir une valeur de 10 . Une variation de la tension de seuil VT0 (la valeur de VGS

correspondant au blocage du JFET) en fonction de la température a été observée. Cette valeur


Rami MOUSA




40

diminue en fonction de la température de -12 V à la température ambiante à -15 V à la

température de 450°C. Ces résultats montrent que ce composant doit être utilisé avec un

courant maximal de 0.7 A pour des applications à 450°C. De plus l’utilisation de ce JFET à

une température de 450°C implique une augmentation des pertes en conduction d’un facteur

10 par rapport à la température ambiante. Cependant ce composant offre la possibilité de

fonctionner à haute température ce qui est impossible avec les composants Si. De plus ce

JFET ne demande pas un changement de commande de grille car la tension de seuil varie de

seulement quelques volts.

7.2 Caractérisation dynamique

Le comportement dynamique de ce JFET en commutation sur une charge inductive

dans une configuration hacheur dévolteur a été également étudié par la même équipe

[Funaki'05]. La diode utilisée dans ce montage est une diode Schottky-SiC (600 V – 4 A) de

Cree. La figure (25) montre un schéma équivalent de ce montage. Le comportement du JFET

a été évalué pour des températures comprises entre l’ambiante et 400°C. L’opération de ce

convertisseur a été choisie pour une fréquence de 100 kHz avec un rapport cyclique de 50%,

une tension d’entrée de 100 V, une résistance de charge de 100 et un courant de charge de

0.5 A. Les résultats obtenus montrent que ce convertisseur fonctionne normalement à haute

température. La diminution de la tension de sortie en fonction de la température était faible

(quelques volts). A la température de 400°C, cette diminution était de 5 V, cette diminution

est relativement faible sachant que la tension de sortie était de 50 V. Dans ce montage, la

vitesse de commutation du JFET ne semble pas être affectée par la température. Le di/dt

mesuré du courant de drain du JFET n’a pas présenté une variation avec la température (-

1.45 107 A/s à la température ambiante contre -1.44 10

7 A/s à 400°C). Cette expérience

montre que le JFET possède une excellente caractéristique en commutation même à des

températures élevées.

Figure (25). Montage hacheur dévolteur pour évaluer le comportement dynamique du JFET en

commutation sur charge inductive [Funaki'05].

Les transistors JFET-SiC fabriqués par SiCED ont une structure verticale qui intègre

une diode interne entre drain et source. Ce JFET peut conduire dans le sens inverse si une

polarisation inverse du drain est appliquée (VDS négatif) [Funaki'06].

La diode interne du JFET-SiC présente une dégradation de ses caractéristiques de

commutation avec l’augmentation de la température [Kashyap'06]. En effet, l’augmentation

de la température conduit à une augmentation du courant de recouvrement inverse de cette


Rami MOUSA




41

diode. La commutation à l’état bloqué pour un courant direct de 1 A et une tension inverse de

50 V a montré que ce courant augmente de -0.23 A à la température ambiante à -0.63 A à

450°C. Cette dégradation a été également observée sur les formes d’ondes de la tension. Le

test réalisé sur une diode Schottky-SiC Infineon (600 V – 6 A) n’a pas montré une influence

de la température sur ses caractéristiques de commutation à l’état bloqué. A partir de ces

résultats on a constaté que l’utilisation de la diode interne du JFET comme une diode de roue

libre conduit à une augmentation des pertes en commutation dans les applications haute

température. Donc il est recommandé d’utiliser une diode Schottky-SiC en parallèle avec le

JFET comme une diode de roue libre. La figure (26) montre les formes d’ondes du courant en

commutation à l’état bloqué pour la diode interne du JFET et pour la diode Schottky-SiC.

Figure (26). Formes d’ondes du courant en commutation au blocage de la diode interne du JFET

(gauche), de la diode Schottky-SiC (droite) [Kashyap'06].

7.3 Mesure capacitive

Le comportement du JFET en commutation est affecté par les différentes capacités

entre ses trois électrodes (drain, source et grille). Une méthode de mesure des capacités du

JFET-SiC a été présentée par Funaki [Funaki'07]. Cette méthode tend à évaluer la variation

des capacités CDS, CGS et CGD pour des tensions VDS élevées de l’ordre de la tenue en tension

du composant. La figure (27) localise les différentes capacités dans la structure du JFET-SiC

avec un schéma capacitif équivalent.

Figure (27). Localisation des différentes capacités dans la structure du JFET (gauche), schéma capacitif

équivalent du JFET (droite) [Funaki'07].


Rami MOUSA




42

Le JFET SiCED étudié est un composant normalement passant, donc pour effectuer

les mesures par cette méthode, le JFET a été mis dans l’état bloqué en appliquant une tension

négative sur la grille. La mesure de la capacité CDS a été réalisée en utilisant le circuit de test

illustré sur la figure (28, gauche). Dans ce circuit, la source de tension VGS maintient l’état

bloqué du JFET. Cette tension est appliquée sur la grille à travers une résistance de 100 k

qui élimine l’influence de la source VGS à l’aide d’une capacité de 1 µF connectée en parallèle

avec cette source de tension. Pour empêcher l’influence des capacités CGD et CGS, la grille est

court-circuitée à la masse en mode AC via une capacité de 1 µF. La source est isolée de la

masse en mode AC et court-circuitée à la masse en mode DC à travers une inductance de

1 mH. La capacité CDS est mesurée entre les sorties H’ et L’ en appliquant la tension de

polarisation drain-source de la figure (28, droite).

Figure (28). Circuit de mesure de la capacité CDS (gauche), unité de base pour la polarisation DC haute

tension (droite) [Funaki'07].

La mesure de la capacité CGD a été réalisée à partir du circuit de test montré sur la

figure (29). Dans cette mesure, l’électrode de grille, qui est polarisée au potentiel -VGS, doit

être connectée aux terminaux L’. Donc une capacité de découplage de 1 µF a été connectée en

série entre la grille et le terminal L’. L’influence des capacités CDS et CGS a été exclue en

connectant la source à la masse. La capacité CGD est mesurée entre les sorties H’ et L’ en

appliquant la tension drain-source entre le terminal H’ et la masse.

Figure (29). Circuit de mesure de la capacité CGD [Funaki'07].


Rami MOUSA




43

La figure (30) montre le circuit de test pour mesurer la capacité CGS. La tension de

polarisation drain-source est appliquée à l’aide d’une source de tension VDS externe.

L’influence de cette source est éliminée en connectant une résistance de 100 k en série à

l’aide d’une capacité de court-circuit de 1 nF connectée en parallèle avec la source. Cette

capacité exclue également l’influence de CDS et CGD.

Figure (30). Circuit de mesure de la capacité CGS [Funaki'07].

Cette technique de mesure a été appliquée sur un JFET-SiCED de 4 mm². Pour

maintenir l’état bloqué, une tension VGS de -30 V a été appliquée. La tension de polarisation

drain-source varie entre 0 V et 850 V. Les résultats obtenus montrent une très faible

dépendance de la capacité CGS en fonction de VDS car la variation de cette capacité est due

principalement à la variation de la zone de désertion dans la région du canal latéral en haut de

la structure (figure 27, gauche). Donc la variation de la zone de désertion dans la région de

dérive en fonction de VDS n’affecte pas la capacité CGS à l’état bloqué. Contrairement à CGS,

les capacités CDS et CGD varient considérablement en fonction de VDS. Ces variations non

linéaires sont dues à la variation de la largeur de la zone de désertion dans la région de dérive.

La figure (31) montre l’évolution des capacités CDS et CGD en fonction de la tension VDS

appliquée.

Figure (31). Evolution des capacités CDS et CGD du transistor JFET-SiCED en fonction de la tension VDS.

Evolution de CDS (gauche), évolution de CGD (droite) [Funaki'07].


Rami MOUSA




44

7.4 Mesure de stabilité dans des conditions de régimes sévères

Le comportement des composants à semi-conducteurs dans des conditions proches de

l’avalanche est extrêmement important car il influence la conception des convertisseurs. En

effet, le circuit de protection du composant (snubber) est conçu pour que la tension aux bornes

de composant n’atteigne jamais la tension de claquage dans les conditions de fonctionnement

normales. Cependant, pendant le régime transitoire, des tensions proches de la tension

d’avalanche peuvent être atteinte et la connaissance des performances de composants dans ces

conditions permet de minimiser la taille du circuit de protection et de baisser le coût. Dans ce

mode, l’augmentation du courant conduit à une dissipation de puissance importante dans le

composant, et si la chaleur produite n’était pas évacuée le composant serait détruit par

l’emballement thermique. La stabilité du JFET-SiC dans ces conditions a été étudiée par

Friedrichs [Friedrichs'06]. La figure (32) montre le circuit de test utilisé pour évaluer les

performances du JFET dans ces conditions.

Figure (32). Circuit de test pour évaluer les performances du JFET-SiC dans les conditions de l’avalanche

sous une charge inductive [Friedrichs'06].

Comme le montre la figure (32) ce circuit est constitué de :

DUT : est un JFET-SiC (1200 V – 280 m ) connecté en série avec un

MOSFET-Si basse tension dans un montage cascode.

D1 : est une diode Schottky-SiC (600 V) qui sert à empêcher la circulation d’un

courant négatif dans la boucle.

Laval : est une inductance pour stocker de l’énergie.

Vdc : est une source de tension de 50 V.

La commande du MOSFET a été effectuée entre 13 V (état passant) et 0 V (état

bloqué). La mise au blocage du DUT a été réalisée à partir d’un courant de ID = 5 A. Pour

tester la stabilité du JFET, deux modes de fonctionnement dans des conditions d’avalanche

ont été utilisés. Le premier consiste à évaluer les performances du JFET avec une seule

impulsion. Dans ce mode, la dissipation de l’énergie de l’avalanche par impulsion peut

atteindre des valeurs élevées et la dissipation moyenne de la puissance est faible. Le deuxième

consiste à faire fonctionner le JFET dans des conditions d’avalanche répétitive. Dans ce mode

la dissipation de l’énergie par impulsion est faible et la dissipation moyenne de la puissance

causée par l’avalanche répétitive est élevée. Pour tester le JFET suivant le premier mode,

l’inductance a été changée pour augmenter petit à petit l’énergie dissipée dans le JFET. Les

résultats obtenus montrent que le JFET peut résister aux conditions de l’avalanche sous une


Rami MOUSA




45

seule impulsion avec une énergie de dissipation de 350 mJ à la température de 25°C, et

230 mJ à 80°C sans aucune instabilité dynamique. Pour Laval = 18600 µH, Tj = 80°C, Eaval =

230 mJ la tension d’avalanche atteinte était de VDS = 1940 V. Le test avec une avalanche

répétitive a été réalisé avec une fréquence de 100 kHz, Laval = 22 µH, Eturn-off+aval = 0.285 mJ,

Pturn-off+aval = 28.5 W. Ce test a été réalisé avec une température de refroidissement de 120°C.

Dans ces conditions, la température de jonction estimée pour le JFET était supérieure à

210°C. Le test a été effectué pendant 100 heures avec une bonne stabilité du JFET. Cette

excellente stabilité du JFET permet de simplifier la conception des circuits de protection et

justifie le prix élevé des composants SiC. Cette expérience a prouvé la capacité du JFET à

fonctionner en mode avalanche avec une énergie de dissipation (par unité de surface) plus

importante que celle connue pour les composants Si [Friedrichs'06].

Une étude expérimentale du comportement du JFET-SiCED (1200 V – 15 A) dans des

conditions de court-circuit a été réalisée au SATIE par Boughrara [Boughrara'09]. Le test sous

400 V et pour une faible durée de court-circuit de 6 µs, a montré que le JFET est capable de

fonctionner en mode limiteur de courant pour des températures allant jusqu’à 350°C sans

aucun risque. Pour des durées plus importantes, la destruction du composant a lieu à partir de

660 µs sous un courant de 9 A, ce qui correspond à une énergie d’environ 2.4 J, soit 60 J/cm².

Cette valeur est environ 1000 fois supérieure à celle observée dans le Si. La température

maximale estimée à la destruction était de 800°C. Cette température est inférieure à la

température critique du SiC, ce qui montre que la destruction a lieu dans l’environnement de

la puce (package, métallisation, passivation…). D’après cette étude, on a constaté que la

stabilité du JFET dans ces conditions offre une possibilité importante de son utilisation en

terme de protection série.

7.5 Modules haute tension

La connexion en série de plusieurs JFET-SiC offre la possibilité d’avoir des modules

haute tension. Un module de 4.5 kV a été présenté par Friedrichs [Friedrichs'03]. Ce module a

été réalisé à partir de trois JFET-SiC connectés en série. Cet interrupteur est contrôlé par un

transistor MOSFET basse tension pour constituer un interrupteur de type normally-off. La

figure (33) montre une configuration de cet interrupteur haute tension. Dans cette

configuration, seul le JFET placé à la dernière étape (J3) est soumis à l’avalanche dans le cas

où le circuit est soumis à la tension de l’avalanche. Dans les autres étapes, les diodes

déterminent la tension de blocage. Le choix des diodes est basé sur la condition suivante : la

tenue en tension de la diode Di est inférieure à la tenue en tension du JFET Ji moins la tension

de pincement du JFET Ji+1 (Vmax Di + Vp Ji+1 < Vmax Ji). Pour augmenter le calibre en courant et

réduire la résistance à l’état passant, la connexion en parallèle de plusieurs JFET dans chaque

étape est possible. Dans ce cas, les tensions de pincement des JFET connectés en parallèle

doivent avoir des valeurs similaires pour éviter des oscillations gênantes. Pour réaliser ce

module, un JFET de 1500 V a été utilisé dans l’étage inférieur (J1), dans l’étage intermédiaire

(J2), un JFET de 3000 V a été utilisé et pour la dernière étape (J3) un JFET de 1000 V a été

utilisé. La diode D1 utilisée est une diode PN avec une tenue en tension de 1400 V, et la tenue

en tension de la diode D2 est de 2200 V. Ces paramètres ont été utilisés pour avoir un module

de 4.5 kV avec une résistance à l’état passant de 1.2 . Ce module a été placé dans un

package haute tension de SEMIKRON International pour évaluer ses caractéristiques.


Rami MOUSA




46

Figure (33). Configuration du module 4.5 kV réalisé avec trois JFET-SiC (J1, J2 et J3), un MOSFET-Si

basse tension (M1) et deux diodes PN-Si (D1 et D2). La diode D1 détermine la tension de blocage de la

première étape, la diode D2 détermine la tension de blocage de la deuxième étape, le JFET J3 est utilisé avec sa

tenue en tension maximale [Friedrichs'03].

La figure (34) montre les caractéristiques statiques de ce module réalisé. Comme le

montre cette figure, une tenue en tension de 4.5 kV est atteinte avec une avalanche stable.

L’influence de chaque étape sur les caractéristiques de blocage est observée. En effet, quand

la tension de polarisation à travers la jonction grille-source du JFET (Ji) et la diode PN (Di-1)

connectées en série dépasse la somme de ces tensions de blocage, le JFET (Ji) commence à

bloquer la tension. Ce phénomène continue jusqu’à ce que le JFET situé à la dernière étape

soit mis dans le mode bloqué. Cette étape détermine le comportement de l’interrupteur entier

en mode avalanche. Le comportement dynamique en commutation de ce module a été

également évalué. Les résultats obtenus montrent que ce module possède une caractéristique

de commutation très rapide avec un temps d’ouverture et de fermeture inférieur à 100 ns pour

une commutation sous 2 kV/6 A. Cette expérience est intéressante comme solution pour la

réalisation de modules haute tension à partir de composants JFET-SiC disponibles avec de

bonnes performances aussi bien en régime statique que dynamique.

Figure (34). Caractéristique statique en mode direct bloqué du module 4.5 kV réalisé avec trois JFETs-

SiC. La figure insérée montre les caractéristiques statiques directes de ce module [Friedrichs'03].


Rami MOUSA




47

7.6 Caractérisation électrique de JFET-SiC SemiSouth

La plupart des caractérisations électriques publiées concerne des transistors JFET-

SiCED. Pourtant, Cheng [Cheng'06] a utilisé des transistors JFET SiC-4H SemiSouth dans

une application ayant une tenue en tension de 600 V.

Dans cette étude, le fonctionnement de trois composants avec des surfaces actives de

0.5 mm², 1 mm² et 3 mm² a été démontré. En régime de polarisation directe, le courant drain-

source (IDS) augmente avec l’augmentation de la surface active de composants. Pour une

tension drain-source (VDS) de 5 V sous une polarisation de grille (VGS) de 3 V, le courant

drain-source (IDS) mesuré était de 6.1 A pour une surface active de 0.5 mm², 11.7 A pour

1 mm² et 34 A pour 3 mm². Ce qui correspond à des densités de courant de 1271 A/cm²,

1157 A/cm² et 1134 A/cm² respectivement. La densité de courant maximale était de

1412 A/cm², à VDS = 9 V et à VGS = 3 V, cette valeur a été mesurée pour un composant ayant

une surface active de 0.5 mm². Pour une tension VGS = 3 V, la résistance spécifique augmente

faiblement avec la surface active de composants, 2.5 m .cm² pour le composant 0.5 mm²,

2.86 m .cm² pour 1 mm² et 2.98 m .cm² pour 3 mm². Le comportement dynamique des

JFET a été évalué dans un circuit de commutation sur charge résistive. Pour le composant

avec une surface de 0.5 mm², et sous un courant IDS = 2.5 A à VGS = 2 V et VDS = 150 V à

VGS = -25 V, le temps de réponse constaté correspond à une fréquence maximale de

commutation de 41 MHz. Pour le composant avec une surface de 1 mm², et sous un courant

IDS = 12 A à VGS = 3 V et VDS = 200 V à VGS = -30 V, la fréquence maximale de

commutation enregistrée était de 19.1 MHz. Cette démonstration a montré l’avantage de

l’utilisation de ces composants pour les applications fortes puissances et hautes fréquences.

7.7 Conclusion

Dans le paragraphe précédent, un état de l’art sur la caractérisation électrique de

transistors JFET-SiC a été rapporté. Des techniques de mesures pour évaluer les performances

de ces composants ont été également citées. Ces caractéristiques montrent que l’utilisation de

transistors JFET-SiC permet d’accéder aux applications hautes températures et fortes

puissances. La possibilité de connecter plusieurs JFET en série et en parallèle permet

également d’obtenir des modules pour des applications hautes tensions et forts courants.

Dans le paragraphe suivant, nous allons passer en revue l’état de l’art des systèmes à

base de composants de puissance en SiC.

8 Systèmes à base de composants de puissance en SiC

Depuis longtemps, les composants de puissance en Si ont dominé les applications de

systèmes de puissance. Le nombre d’applications de puissance est croissant, dans les

domaines des transports (automobile, aéronautique, maritime) et de conversion d’énergie, qui

imposent des contraintes de fonctionnement sévères sous haute température, haute fréquence,

haute tension et forte densité de courant. Pour utiliser des composants de puissance en Si avec

de telles contraintes de fonctionnement, il est nécessaire d’avoir des systèmes de

refroidissement volumineux avec un grand nombre de composants connectés en série et en

parallèle. Cela implique un grand volume et une grande masse du système global [Elasser'02].


Rami MOUSA




48

Les propriétés physiques du SiC, qui sont supérieures à celles du Si, doivent permettre

une meilleure performance des composants en SiC pour fonctionner sous ces contraintes par

rapport aux composants en Si. L’utilisation de composants SiC doit permettre une réduction

significative du volume et de la masse du système, du fait de la réduction de nombre de

composants connectés en série et en parallèle, et de la réduction du volume et de la masse des

composants passifs et notamment des systèmes de refroidissement. Par conséquent

l’utilisation de composants SiC doit permettre un meilleur rendement global et une réduction

de la consommation d’énergie dans ces systèmes.

Depuis la commercialisation des diodes Schottky-SiC en 2001 par Infineon, l’intérêt

de cette nouvelle technologie est croissant. Le premier montage associant un interrupteur

silicium avec une diode Schottky était un circuit PFC [Coyaud'01]. Dans ce montage

l’association de la diode Schottky-SiC 600 V a été réalisée avec un MOSFET-Si pour une

application PFC de 250 W avec une tension de sortie de 400 V. La tension d’entrée peut

varier entre 88 V et 264 V AC. La figure (35) montre le schéma du montage PFC utilisé. Dans

ce circuit, l’utilisation de la diode Schottky-SiC a permis une réduction des pertes du

MOSFET par un facteur 4 en comparaison avec une diode silicium. Avec le même montage,

Jeannin a montré que l’association de la diode Schottky-SiC avec un MOSFET-Si rapide est

un bon choix pour les applications hautes fréquences de PFC [Jeannin'04]. Pour une

application de 300 W (puissance de sortie), 400 V (tension de sortie) et 1 MHz, cette

association permet d’obtenir des rendements élevés compris entre 88% et 92% dépendant de

la tension d’entrée. L’utilisation de ce montage pour des fréquences élevées permet de réduire

le volume de composants passifs ou bien d’utiliser une technologie moins coûteuse

(utilisation d’inductance à air).

Figure (35). Schémas d’un circuit PFC monophasé associant une diode Schottky-SiC avec un MOSFET-Si

[Coyaud'01].

Une association hybride, de transistor MOSFET-Si avec une diode Schottky-SiC, dans

un montage hacheur buck-boost a été réalisée par Agarwal [Vineeta'07]. La diode Schottky

utilisée est une diode 600 V CSD10060. Dans ce montage, Agarwal a montré que le

remplacement de la diode PN-Si par la diode Schottky-SiC conduit à une réduction des pertes

totales (y compris les pertes du MOSFET-Si et les pertes dans la diode) et une amélioration

du rendement de 88% à 92.6%. La comparaison a été réalisée pour une puissance de sortie de

20 W, une tension de sortie de 20 V, une tension d’entrée de 10 à 30 V et une fréquence de

100 kHz.

Un onduleur triphasé de 55 kW pour l’alimentation d’un moteur a été réalisé par

Ozpineci [Ozpineci'06]. Cet onduleur a été réalisé avec l’association hybride des IGBT-Si

(600 V – 400 A) et des diodes Schottky-SiC (600 V – 75 A) de Cree. Les diodes Schottky-

SiC ont été utilisées pour remplacer les diodes PN-Si. Le test, sous une charge inductive et


Rami MOUSA




49

pour une puissance de sortie de 12 kW avec une fréquence de 50 Hz, a montré que le

remplacement des diodes PN-Si par des diodes Schottky-SiC permet une réduction des pertes

de 33.6%. En connectant l’onduleur avec une machine à induction en mode moteur et pour

une charge de 100 Nm, la réduction des pertes était de 10.7% en faveur des diodes Schottky-

SiC. Par conséquent, on a constaté que le remplacement des diodes PN-Si par des diodes

Schottky-SiC permet d’améliorer le rendement et de diminuer le stress des interrupteurs

principaux et d’augmenter la fréquence de l’onduleur.

Un convertisseur DC-DC bidirectionnel de 20 kW a été réalisé par Aggeler

[Aggeler'07]. La figure (36) montre un schéma électrique du convertisseur. L’utilisation de ce

convertisseur s’inscrit dans les applications de distribution d’énergie, comme un système

Back to Back (BTB), de 6.6 kV. Pour réaliser ce convertisseur, des transistors JFET-SiC

(1500 V – 8 A) de SiCED ont été utilisés. Trois modules des JFET-SiC ont été utilisés en

série dans ce convertisseur. Chaque module est composé de deux JFET-SiC en série et de

deux en parallèle. Deux modules sont de type normally-on, le troisième est de type normally-

off en connectant un MOSFET-Si basse tension en série avec le module (montage cascode).

Des diodes additionnelles ont été connectées entre les grilles des JFET pour contrôler le

mécanisme de commutation à l’ouverture et à la fermeture des JFET. Les modules ont été

montés dans un package SEMITOP de Semikron International. La figure (37) montre une

photographie des modules utilisés, leur package et un schéma équivalent pour la connexion

des trois modules.

Figure (36). Schéma équivalent du convertisseur DC-DC 20 kW réalisé par Aggeler [Aggeler'07].

Figure (37). Photographie des modules des JFET-SiC (gauche), le package SEMITOP (milieu) et un

schéma équivalent de la connexion des modules (droite). Le module A est de type normally-off, le module B est

de type normally-on [Aggeler'07].


Rami MOUSA




50

La connexion en série de ces trois modules correspond à une résistance à l’état passant

de 1.35 . Les pertes totales mesurées pour une puissance de 20 kW et une fréquence de

50 kHz étaient de 149 W. Dans le cas où les interrupteurs utilisés sont des IGBT-Si, et pour

une puissance de 10 kW avec une fréquence de 20 kHz, les pertes totales mesurées étaient de

336 W. Ces mesures ont été utilisées pour évaluer les performances du convertisseur-SiC pour

une application de 1 MW. En utilisant les modules des JFET-SiC, ce système peut être réalisé

avec 50 convertisseurs avec une fréquence de 50 kHz. Dans ce cas, les pertes en conduction

calculées sont de 4.5 kW, les pertes en commutation peuvent être négligées. En utilisant des

IGBT-Si, le nombre de convertisseurs nécessaire est double (100 convertisseurs), les pertes en

conduction sont de 18.9 kW et les pertes en commutation sont 9 kW et cela pour une

fréquence de 20 kHz. Par conséquent ce convertisseur de 1 MW peut être réalisé à partir des

JFET-SiC avec un rendement plus élevé que celui des IGBT-Si (99% dans le cas des JFET-

SiC et 97% dans le cas des IGBT-Si).

Un onduleur triphasé pour l’alimentation d’un moteur de 50 W a été réalisé par

Ishikawa [Ishikawa'07]. Les interrupteurs utilisés dans cet onduleur sont des modules de

transistors JFET-SiC (600 V – 2 A) de type normally-off. Des diodes Schottky-SiC (600 V –

4 A) fabriquées par SiCED ont été utilisées comme diodes de roue libre. Pour une fréquence

de 7 kHz, et en comparaison avec des IGBT-Si Infineon (600 V – 2 A), la réalisation de cet

onduleur avec des JFET-SiC a permis une réduction des pertes et une amélioration du

rendement passant de 90.4% (cas des IGBT-Si) à 96.4% (cas des JFET-SiC).

Un correcteur de facteur de puissance (PFC) triphasé de 2 kW avec une fréquence de

150 kHz a été réalisé par Cass [Cass'07]. Pour réaliser ce système, des transistors JFET-SiC

(1200 V – 5 A) de type normally-on fabriqués par SiCED ont été utilisés avec des diodes

Schottky-SiC. La figure (38) montre un schéma équivalent de ce système. La réalisation de ce

circuit a été faite pour une application de 5 A (courant continu de sortie) et de 400 V (tension

continue de sortie). Pour une puissance d’entrée de 2.043 kW, la puissance de sortie mesurée

était de 1.867 kW, cela signifie que le rendement atteint 91.4%. La démonstration de ce

convertisseur avec des transistors JFET-SiC, et pour une telle fréquence, montre la capacité de

ces transistors à fonctionner dans les applications haute fréquence.

Figure (38). Schéma électrique équivalent du PFC triphasé réalisé avec des transistors JFETs-SiC et des

diodes Schottky-SiC [Cass'07].

Toujours à partir de JFET-SiC, Bergogne a réalisé un bras d’onduleur fonctionnant à

300°C [Bergogne'05]. Les interrupteurs utilisés sont des JFET-SiCED (1000 V – 2 A) de type

normally-off (montage cascode JFET-SiC + MOS-Si). Pour réaliser ce bras, le montage

cascode n’a pas été utilisé. Le transistor MOS-Si a été mis hors fonctionnement (état bloqué,

grille et source du MOS ont été court-circuités), et par conséquent les interrupteurs utilisés


Rami MOUSA




51

sont des JFET-SiC de type normally-on. La figure (39) montre le schéma du montage du bras

d’onduleur et une photographie de ce montage réalisé par Bergogne. Cette expérience tend à

montrer la qualité et les performances des composants de puissance en SiC pour

l’électronique haute température. Ce bras a été réalisé sans diode de roue libre, en profitant de

la conduction inverse du JFET.

Figure (39). Schéma équivalent du bras d’onduleur (gauche), photo du montage réalisé par Bergogne

(droite) [Bergogne'05].

Une estimation des pertes totales pour un JFET dans ce bras a été réalisée à partir des

pertes mesurées en commutation et les pertes en conduction calculées en tenant compte de

l’influence de la température et pour un courant de 0.5 A. La figure (40) montre la variation

des pertes totales du JFET en fonction de la fréquence pour différentes températures. Cette

estimation montre la possibilité de construire un onduleur avec des JFET-SiC pour des

fréquences de fonctionnement de l’ordre de 100 kHz à 300 kHz.

Figure (40). Estimation des pertes totales d’un JFET en fonction de la fréquence [Bergogne'05].

Dans la continuité du développement d’un onduleur haute température pour les

applications aériennes, le laboratoire AMPERE, en collaboration avec le groupe SAFRAN, a

réalisé un onduleur triphasé fonctionnant à 200°C [Bergogne'08]. Cet onduleur a été réalisé à

partir de six JFET-SiCED (1200 V – 15 A) sans diodes de roue libre. Le fonctionnement de

l’onduleur a été vérifié pour une tension de 540 VDC, avec un courant de charge de 15 A et

pour une fréquence de 100 kHz. Le calcul de la puissance dissipé dans le JFET, montre que

cet onduleur peut fonctionner à 200°C sans effort de refroidissement.

Kelley a réalisé un hacheur dévolteur à partir de JFET-SiC et avec une diode Schottky-

SiC [Kelley'05]. Le JFET-SiC utilisé est de type normally-on avec une tenue en tension de


Rami MOUSA




52

600 V. Dans ce montage, Kelley a montré que l’utilisation de ce composant ne pose pas de

problème de sécurité. La figure (41) montre un schéma équivalent du montage hacheur réalisé

par Kelley. Le rendement atteint dans ce montage était de 84% à la température ambiante. Ce

rendement diminue avec l’augmentation de la température du JFET pour atteindre une valeur

de 64% à 225°C. La majorité des pertes sous température élevée est attribuée à la diode

Schottky-SiC (0.0575 W pour le JFET et 0.724 W pour la diode Schottky). En éliminant les

pertes en conduction de la diode Schottky (pour un rapport cyclique plus grand), le rendement

peut être amélioré à 94% à 225°C.

Figure (41). Schéma du montage hacheur dévolteur réalisé par Kelley [Kelley'05].

Un régulateur de tension (montage Weinberg) à base de JFET-SiC et de diode

Schottky-SiC de 1 kW a été réalisé par Mazumder [Mazumder'07]. L’utilisation de ce

convertisseur DC-DC s’inscrit dans les applications de systèmes de communication sans fil.

Les composants SiC utilisés dans ce montage ont une tenue en tension de 600 V. Les

paramètres de conception de ce circuit sont : une tension d’entrée Vin = 117-173 V, une

tension de sortie Vout = 125 V, une puissance de sortie Pout = 1 kW et une fréquence de

0.25 MHz. La figure (42) montre un schéma équivalent du montage Weinberg réalisé avec

une photographie de ce montage. Le rendement maximal atteint pour une puissance de 1 kW

était de 91.4%. Les résultats de mesure n’ont pas montré une variation significative du

rendement de ce convertisseur avec la température. La diminution de ce rendement, pour une

puissance de 200 W, était inferieur à 1% en augmentant la température de 60°C à 180°C.

Cette diminution est due à l’augmentation des pertes en conduction en raison de

l’augmentation de la résistance à l’état passant en fonction de la température. Dans ces

mesures, on a observé que les pertes en commutation à l’ouverture des JFET constituent plus

de la moitié des pertes (46.2% pour Vin = 115 V et 63.3% pour Vin = 173 V). Ces pertes

dépendent des capacités de sortie des JFET, et comme il n’existe pas d’influence significative

de la température sur ces capacités, la variation du rendement du système était très faible en

augmentant la température.

Figure (42). Schéma électrique du montage Weinberg à base de JFET-SiC et de diode Schottky-SiC

(gauche), photo du montage (droite) [Mazumder'07].


Rami MOUSA




53

Toujours à partir de JFET-SiC et de diode Schottky-SiC, Cilio a réalisé un onduleur

triphasé de 4 kW [Cilio'07]. Ce prototype a été réalisé en utilisant la technologie MCPM

(multichip power module) où les deux parties « commande » et « puissance » sont intégrées

dans le même module. La figure (43) montre un schéma équivalent de ce module et une

photographie du prototype réalisé. Dans ce montage, chaque interrupteur est constitué de deux

JFET-SiCED (1200 V – 5 A) en parallèle connectés avec deux diodes Schottky-SiC (600 V –

4 A) de Cree, ce qui donne un nombre total de JFET utilisés de 24 composants. L’objectif de

test est de montrer la fonctionnalité de ce module à des températures élevées et son opération

pour des tensions élevées jusqu’à 600 V DC. A la température de 250°C et pour une

puissance d’entrée de 3.8 kW, la puissance de sortie enregistrée était de 3.3 kW ce qui signifie

que les pertes dans la partie du module de puissance étaient de 500 W. La température 250°C

a été imposée par l’extérieur, ce qui signifie que la température de jonction du JFET excède le

300°C dans ces conditions de test. En se basant sur les résultats obtenus à partir de ce

prototype, une stratégie de réalisation d’un onduleur triphasé de 100 kW à partir de

composants SiC et SOI a été établie. Cette stratégie est basée sur la réduction de taille du

système à partir de la capacité des composants à fonctionner à haute température, avec une

forte densité de puissance en utilisant la technologie d’intégration MCPM. Ce module de

100 kW peut être réalisé avec une réduction de 75% de la taille d’un module basé sur des

composants Si pour le même niveau de tension et de puissance. Cette réduction est due à la

réduction de taille de systèmes de refroidissement grâce à l’utilisation de composants

fonctionnant à haute température. La réduction de la taille et de la complexité du système

conduit à une amélioration de sa fiabilité avec une réduction de prix.

Figure (43). Schéma équivalent de l’onduleur triphasé MCPM (gauche), photo du prototype intégré réalisé

par Cilio [Cilio'07].

Un convertisseur DC-DC pour l’alimentation d’un moteur DC avec une puissance de

400 W a été réalisé par Harada [Harada'07]. Ce convertisseur a été fabriqué à partir de

MOSFET-SiC (400 V – 2 A) et de diode Schottky-SiC (400 V – 2 A). Ces composants ont été

également fabriqués par Harada. La figure (44) montre un schéma équivalent du hacheur

réalisé par Harada avec une photographie de ce montage. Les conditions expérimentales

étaient : une tension d’entrée de 200 V, une tension de sortie de 100 V, une fréquence de

20 kHz avec un rapport cyclique de 50%. Pour atteindre la puissance de 400 W, deux

MOSFET ont été connectés en parallèle ainsi que deux diodes Schottky, ce qui permet de

délivrer un courant de 4 A. Les pertes en commutation enregistrées étaient de 0.52 W. Les

pertes en conduction étaient 2.2 W pour le MOSFET-SiC et 2.8 W pour la diode Schottky. A

partir de ces résultats, le rendement estimé de ce convertisseur était élevé avec une valeur de

98.6%, ce qui indique la possibilité d’avoir un rendement très élevé dans un convertisseur

MOSFET-SiC/SBD.


Rami MOUSA




54

Figure (44). Schéma du montage hacheur à base de MOSFET-SiC et de diodes Schottky-SiC (gauche),

photo de ce montage (droite) réalisé par Harada [Harada'07].

Toujours à partir de MOSFET-SiC et de diode Schottky-SiC, Ray a réalisé un hacheur

survolteur (figure 45) de 2 kW, 40 kHz, 270 V/500 V [Ray'05]. Pour réaliser ce montage, un

MOSFET-SiC (600 V – 10 A) avec une diode Schottky-SiC CSD10060A (600 V – 10 A) de

Cree ont été utilisés. En comparaison avec des composants silicium, l’utilisation de ces

composants, à la place de MOSFET-Si (600 V – 27 A) et de diode PN-Si (600 V – 15 A), a

permis une réduction des pertes et une amélioration de rendement du système. A la

température de 150°C, le rendement atteint dans le cas des composants SiC était de 98%

contre 97% dans le cas des composants Si. Ce rendement diminue avec l’augmentation de la

température pour atteindre une valeur de 97.75% à 200°C. Cette expérience a montré la

possibilité de réalisation et d’opération de systèmes d’électronique de puissance à base de

MOSFET-SiC et de diodes Schottky-SiC pour des températures allant jusqu’à 200°C, contre

150°C pour le silicium.

Figure (45). Schéma du montage hacheur survolteur réalisé par Ray [Ray'05].

Un convertisseur DC-DC isolé de 300 W, 100 kHz à base de MOSFET-SiC et de

diodes Schottky-SiC a été réalisé par Carr [Carr'07]. L’application de ce convertisseur

s’inscrit dans le système électrique de distribution d’énergie, pour connecter les sources de

production aux systèmes de distribution. La figure (46) montre un schéma équivalent du

convertisseur DC-DC réalisé par Carr.


Rami MOUSA




55

Figure (46). Schéma électrique du convertisseur DC-DC réalisé par Carr [Carr'07].

Comme le montre la figure (46), ce convertisseur est composé de deux parties, une

partie onduleur et une partie redresseur, qui sont isolées par un transformateur. Deux versions

de ce convertisseur ont été réalisées pour pouvoir comparer ses performances avec des

composants en SiC. La première version a été réalisée avec des transistors MOSFET-Si IXYS

(1000 V – 10 A) pour la partie onduleur et des diodes-Si (600 V – 10 A) pour la partie

redresseur. La deuxième version a été réalisée avec des MOSFET-SiC (800 V – 10 A) de Cree

pour l’onduleur et des diodes Schottky-SiC CSD10060A (600 V – 10 A) de Cree pour le

redresseur. Les diodes D1 et D4 sont des diodes internes des MOSFET. Les diodes D2 et D3

sont des diodes Si (600 V – 10 A). La tension d’entrée du convertisseur est de 200 V et la

tension de sortie est de 110 V. Le rendement mesuré pour la partie redresseur était de 96.6%

dans le cas des diodes Schottky-SiC contre 96.1% dans le cas des diodes Si, ce qui indique

que les deux redresseurs possèdent un peu près le même rendement. En effet les diodes

Schottky-SiC présentent de meilleures performances en commutation par rapport aux diodes

PN Si, mais elles possèdent une grande chute de tension en conduction directe ce qui

augmente les pertes en conduction. Concernant la partie onduleur, l’utilisation des MOSFET-

SiC a permis une réduction des pertes de 22 W dans le cas des MOSFETs-Si à 9 W dans le

cas des MOSFET-SiC. Ainsi, l’utilisation des MOSFET-SiC a permis une amélioration du

rendement de 3.39% pour la partie onduleur. Par conséquent, l’utilisation de composants SiC

dans ce convertisseur a permis une réduction des pertes totales du système (y compris le

transformateur et le filtre de sortie) de 57 W à 36 W et une amélioration du rendement de

5.13% (84.47% pour le Si et 89.60% pour le SiC).

Un onduleur triphasé pour les applications de conversion d’énergie solaire de 7 kW, à

partir des MOSFET-SiC a été réalisé par Stalter [Stalter'07]. Les transistors MOSFET utilisés

sont fabriqués par Cree (1200 V – 10 A). En comparaison avec des IGBT-Si Infineon (1200 V

– 15 A), l’utilisation des MOSFET-SiC a permis une amélioration du rendement et une

réduction des pertes. Les spécifications de cet onduleur sont : une tension d’entrée continue de

650 V, une tension de sortie VRMS = 400 V et une fréquence de fonctionnement de 162/3

kHz.

A 5% de la puissance nominale (à 350 W) l’amélioration du rendement atteinte en utilisant les

MOSFET-SiC était de 6%. A la puissance nominale (7 kW) cette amélioration était de 2.5%,

cette valeur correspond à une réduction des pertes de 175 W. Pour cette puissance (7 kW), la

température mesurée pour l’IGBT-Si était de 93°C contre 50°C pour le MOSFET-SiC. En

tenant compte du fait que la température ambiante était de 25°C, l’élévation de la température

de l’IGBT-Si était de 68°C contre 25°C pour le MOSFET-SiC. Par conséquent, cette

comparaison montre que le remplacement des composants en Si par des MOSFET-SiC pour

une telle application permet une réduction des pertes totales, une réduction de la taille du

système de refroidissement, une augmentation de la fréquence de fonctionnement, une

réduction de taille et du poids du système et la réalisation des systèmes plus compacts. La


Rami MOUSA




56

figure (47) montre un schéma électrique de l’onduleur triphasé réalisé par Stalter et une

comparaison des rendements dans le cas des IGBT-Si et des MOSFET-SiC.

Figure (47). Schéma électrique de l’onduleur triphasé à base de MOSFET-SiC (gauche), une comparaison

des rendements dans le cas des IGBT-Si, des MOSFET-SiC en fonction de la puissance (droite) [Stalter'07].

Un hacheur direct isolé de 180 W, 270 V/28 V, 100 kHz à base de deux transistors

BJT-SiC et des diodes Schottky-SiC a été réalisé par Ray [Ray'07]. La figure (48) montre le

schéma électrique équivalent de ce hacheur. La réalisation de ce montage tend à évaluer les

performances de ces composants à des températures élevées allant jusqu’à 200°C. Les

composants utilisés sont fabriqués par Cree. Les interrupteurs S1, S2 (figure 48) sont des BJT-

SiC (1000 V – 5 A), les diodes RD1, RD2 sont des diodes Schottky-SiC CSD10060 (600 V –

10 A) et les diodes D1, D2 sont des diodes Schottky-SiC CSD20030 (300 V – 20 A). Pour une

puissance de sortie de 180 W, la valeur du rendement mesurée à des températures comprises

entre 25°C et 175°C était entre 90% et 91%. Cependant, ce rendement passe de 90% à 175°C

à 88.3% à 200°C. Cette expérience a montré la capacité des composants SiC à fonctionner à

des températures élevées. Cependant la réalisation de ces systèmes doit être accompagnée par

le bon choix de composants passifs (des capacités céramiques hautes températures).

Figure (48). Schéma électrique équivalent du montage hacheur direct isolé à base des BJT-SiC et des

diodes Schottky-SiC réalisé par Ray [Ray'07].

Enfin, un correcteur de facteur de puissance monophasé (PFC) de 300 W, 400 kHz à

partir de BJT-SiC (1200 V – 5 A) et de diode Schottky-SiC a été réalisé par Xu [Xu'06]. Les

deux composants utilisés dans ce montage sont fabriqués par Cree. En comparaison avec un

MOSFET-Si IRF460 (500 V), l’utilisation du BJT-SiC comme interrupteur principal permet

une réduction des pertes totales, une amélioration du rendement et une augmentation de la

fréquence de fonctionnement. Cette augmentation de la fréquence permet une réduction de la

taille de l’inductance utilisée et par conséquent une réduction de son prix. La figure (49)


Rami MOUSA




57

montre une comparaison de la taille des noyaux des inductances demandées pour cette

application et cela pour des fréquences de 100 kHz et 400 kHz. Pour une fréquence de

100 kHz les pertes totales mesurées dans le MOSFET-Si étaient 8.6 W contre 4.3 W pour le

BJT-SiC. A 400 kHz, les pertes mesurées pour le BJT-SiC augmentent pour atteindre une

valeur de 11.7 W. Pour une application de Pout = 300 W, Vout = 400 V, F = 400 kHz, Vin =

220 V, le rendement de ce système était de 96%. Les résultats obtenus à partir de ce montage

(des pertes faibles du BJT-SiC et sa capacité à fonctionner à haute température) montrent la

possibilité d’augmenter la fréquence de fonctionnement à 1 MHz avec la même puissance.

Dans ce montage, un nouveau système de commande a été utilisé pour commander le BJT et

réduire ses pertes en commutation.

Figure (49). Comparaison de la taille des noyaux des inductances pour une fréquence de 100 kHz

(gauche), 400 kHz (droite) [Xu'06].

Le tableau suivant résume la réalisation des systèmes à base de composants de

puissance en SiC.

Type de

convertisseur

Type de composant Tension

Entrée

/

Sortie

Fréquence Puissance Si SiC Gain Référence

PFC MOSFET-Si +

Schottky-SiC

88-265 V

400 V

1 MHz 300 W - 88-

92%

- [Jeannin'04

]

Buck-boost MOSFET-Si

+Schottky-SiC

MOSFET-Si + PN-

SiC

10-30 V

20 V

100 kHz 20 W 88% 92.6% 5.2% [Vineeta'07

]

DC-DC JFET-SiC

IGBT-Si

6.1 kV

6.1 kV

50 kHz

20 kHz

20 kW

10 kW

97% 99% 2% [Aggeler'0

7] Onduleur

triphasé

JFET-SiC +

Schottky-SiC

IGBT-Si

- 7 kHz 50 W 90.4% 96.4% 6.6% [Ishikawa'

07]

PFC JFET-SiC 400 V 150 kHz 2 kW - 91.4% - [Cass'07]

Buck JFET-SiC +

Schottky-SiC

25 V

5 V

100 kHz 5.2 W - 84% - [Kelley'05]

DC-DC JFET-SiC +

Schottky-SiC

117-173 V

125 V

250 kHz 1 kW - 91.4% - [Mazumder

'07]

Onduleur

triphasé

JFET-SiC +

Schottky-SiC

600 V - 4 kW - 87% - [Cilio'07]

DC-DC MOSFET-SiC +

Schottky-SiC

200 V

100 V

20 kHz 400 W - 98.6% - [Harada'07]

Boost MOSFET-SiC +

Schottky-SiC

MOSFET-Si + PN-

Si

270 V

500 V

40 kHz 2 kW 97% 98% 1% [Ray'05]


Rami MOUSA




58

DC-DC isolé MOSFET-SiC +

Schottky-SiC

MOSFET-Si + PN-

Si

200 V

100 V

100 kHz 300 W 84.5% 89.6% 6% [Carr'07]

Onduleur

triphasé

MOSFET-SiC

IGBT-Si

650 V

450 V

162/3 kHz 7 kW 95% 97.6% 2.5% [Stalter'07]

Buck BJT-SiC +

Schottky-SiC

270 V

28 V

100 kHz 180 W - 91% - [Ray'07]

PFC BJT-SiC +

Schottky-SiC

220 V

400 V

400 kHz 300 W - 96% - [Xu'06]

Onduleur

triphasé

JFET-SiC 540 V 100 kHz 4 kVA - - - [Bergogne'

08]

Tableau (10). Résumé des systèmes réalisés à base de composants de puissance en SiC. Si est le rendement

pour la solution Si, SiC est le rendement pour la solution SiC et Gain est le gain sur le rendement énergétique

entre la solution Si et la solution SiC.

9 Conclusion

La réalisation de systèmes à base de composants de puissance en SiC a montré les

avantages réels de l’utilisation de ces composants par rapport aux composants en Si. Dans les

applications de traction électrique, l’utilisation de composants de puissance en SiC et

l’augmentation des fréquences de commutation des interrupteurs permettent d’augmenter la

densité de puissance de 10 W/cm² à plus de 30 W/cm². Au niveau système, cela se traduit

par : un gain en compacité et une réduction de la masse, une plus grande densité de puissance,

une meilleure fiabilité dans des conditions de fonctionnement sévères et un meilleur

rendement. L’utilisation de composants en SiC doit également permettre une réduction

significative du volume et de la masse des éléments passifs (augmentation de la fréquence) et

surtout des systèmes de refroidissement (aspect haute température). Dans le domaine de

conversion et de la distribution de l’énergie l’utilisation de composants en SiC doit apporter

des gains considérables. L’augmentation de la fréquence de fonctionnement permet une

réduction de la taille des inductances et par conséquent une réduction du prix. La réduction de

pertes implique également une réduction de l’effort de refroidissement. Dans les applications

hautes températures, le SiC peut apporter des solutions dans de nombreux secteurs (transport,

aéronautique, production de l’énergie et d’autres secteurs). En effet, là où le Si atteint ses

limites le SiC permet de répondre à de nombreux besoins pour des gammes de températures

plus élevées.

Le SiC permet d’envisager de répondre aux besoins de l’électronique de puissance pour : des

densités de courant élevées, des gammes de tensions élevées (> 10 kV) et des températures de

fonctionnement supérieures à 250°C. Les premiers démonstrateurs réalisés démontrent que le

remplacement des composants Si par des composants SiC n’est pas direct et implique une

nouvelle conception des systèmes dans leur globalité pour prendre en compte les spécificités :

de la commande des interrupteurs, du fonctionnement à haute température (packaging,

composants passifs fonctionnant à haute température et fiabilité) et des fréquences de

fonctionnement (compatibilité électromagnétique).

chapitre 1 etat de l’art du sic - insa de...

Documents