139757005 chapitre circuit logique eleve

7/30/2019 139757005 Chapitre Circuit Logique Eleve

1/31

Chapitre 4Les Circuits Logiques Programmables

I. CLASSIFICATION DES CIRCUITS LOGIQUES PROGRAMMABLES.

Page 1

I. CLASSIFICATION DES CIRCUITS LOGIQUES PROGRAMMABLES1 Classification des mmoires mortes2 Classification des PLD

II. PRINCIPES DE REPRESENTATION1 Structure lmentaire dun PLD2 Symbolisation3 Structure logique dun PAL4 Structure logique dune PROM5 Structure logique dun FPLA ou PLA

III. STRUCTURE ET FONCTIONNEMENT DES MEMOIRES MORTES1 Les PROM Bipolaires2 LES EPROM OU UVPROM3 LES EEPROM4 LES EPROM FLASH5 REFERENCES DES PROM

IV. UTILISATION DES PROM COMME CIRCUIT LOGIQUE1. Utilisation des PROM comme circuit combinatoire

2. Utilisation des PROM comme circuit squentiel

V. ORGANISATION DE LA MEMOIRE1. Zone accessible et zone inaccessible3. Dtermination des zones de la partie accessible2. capacit de la partie accessible

V. ETUDE DES CIRCUITS LOGIQUES PROGRAMMABLES (PLD)1. Les diffrentes structures de PAL.2. Les rfrences des PAL

3. Les GAL et les PALCMOS4. Programmation


2/31

Les circuits logiques programmables comprennent la fois les mmoiresmortes programmables ou PROM et les PLD qui permettent la ralisationdes circuits logiques en tant que entit circuit logique.

1.1 Classification des mmoires mortes

a. ROM (Read Only Memory)

Une ROM est un circuit mmoire dont le contenu a t programm safabrication et qui ne peut plus tre effac ni modifi.b. PROM (Programmable ROM)Les PROM sont programmables par lutilisateur. On en distingue 3 types :

- FPROM ou PROM Fusibles : elles sont ralises partir detransistors bipolaires en srie avec des fusibles pouvant tre grills grce un programmateur de PROM. Les FPROM sont des mmoiresdont le contenu peut tre programm par lutilisateur mais qui ne peutplus tre effac ni modifi.

- EPROM (Erasable PROM) ou UVPROM (Ultra Violet PROM) : ce sontdes PROM dont le contenu peut tre effacs. Ces puces possdent unepetite fentre de quartz permettant de laisser passer des rayonsultraviolets provenant dun effaceur deprom.

- OTPROM (One Time PROM) : les OTPROM sont des UVPROM dont lapossibilit deffacement est inhibe par labsence de fentre en quartz.Elles ne sont donc pas effaables.

c. EEPROM ou E2PROM (Electrically Erasable PROM) : ce sont desPROM effaables par simple impulsion lectrique adresse par adresse.

d. EPROM Flash : PROM effaable lectriquement de toute la capacit dela mmoire. La dnomination Flash vient des oprations deffacement et

Page 2

Mmoiresmortes

ROMProgramme par le

constructeur

PROMProgrammable par

lutilisateur

FPROMPROM fusibles

(Non effaable)

EPROMou PROM

effaable

OTPROM ouEPROM

Programmable une seule fois

(Non effaable)

UVPROM ouEPROM

Effaable aux rayons

Ultra Violets

EEPROM ou E2PROMPROM effaable

lectriquement

EPROM FlashEffaable

lectriquement


3/31

de programmation de la mmoire qui sont trs rapides (10s/octet). Cetteprogrammation a lieu en circuit.

1.2 Classification des PLD

Les PLD (Programmable Logic Devices) comprennent les grandes famillesdont :

a.Les PAL (Prgrammable Array Logic) :

Les PAL ou Rseaux Logiques Programmables reprsentent la plus ancienneet la plus connue des familles de PLD. La programmation seffectue pardestruction de fusibles. Une fois programms, on ne peut plus les effacer.Les PAL comprennent 2 sous familles :- les PAL COMBINATOIRES ou PAL simples. Ils sont constitus de

fonctions logiques combinatoires.- Les PAL REGISTRES ou FPLS (Field Programmable Logic Sequencer)

pour Squenceur logique Programmable sur site. Ils sont constitus de

logiques combinatoires et squentielles (registres).

b. PALCMOS ou PAL effaable.Les PALCMOS sont les tout premiers PLD qui soient effaables mais aurayon ultra violet. Ces circuits sont aux PAL ce que sont les UVPROM auxPROM.

c. GAL (Generic Array Logic) ou rseaux logiques gnriques.Leur fonctionnement est identique aux PALCMOS, ils sont programmableset effaables lectriquement. Les GAL sont aux PAL ce que sont les EEPROMaux PROM. Dautres produits sont connus sous les appellations de E2PAL ouPAL EECMOS.

Page 3

P L D

PALbipolaires

non effaables

FPGARseaux de portes

Programmables ilisateur

GAL

&PALCMOS

CPLD

ou PLDComplexe

LCA

FPGA de typeRAM

CPLDUVPROM

EPLDCircuits logiques

effaables

FPGA

basedanti-fusibles

CPLDE2CMOS

ispCPLD


4/31

d. CPLD (Complex PLD)Ces circuits sont composs de plusieurs PAL lmentaires relis entre euxpar une zone dinterconnexion. Cest une volution des PALCMOSclassiques qui suivant la mthode de programmation ou deffacement vadonner les CPLD UVPROM, les CPLD E2CMOS ou les isp CPLD.

e. FPGA (Field Programmable Gates Array)Ce sont des rseaux de portes logiques programmables par lutilisateur. Onen distingue deux types :- Les LCA( Logic Cell Array)ou FPGA SRAM,rseaux de cellules logiques

base de SRAM pour configurer les connexions, ces circuits sontcomposs de blocs logiques lmentaires de 2000 10 000 porteslogiques que lutilisateur peut interconnecter.

- Les FPGA anti-fusibles : ils sont identiques aux LCA sauf quilspermettent une plus grande intgration de portes et quils ne sont paseffaables lectriquement. Le nom anti-fusible vient de la

programmation des connexions qui seffectue par fermeture de circuits,compar aux fusibles o lon ouvre les circuits.

II. PRINCIPES DE REPRESENTATION

2.1 Structure lmentaire dun PLD

Le schma ci-dessous est constitu dun rseau de portes ET et ouinterconnectes pour fournir 4 sorties correspondant toutes lescombinaisons des 2 entres A et B. chacune des entres (produits) estraccorde lune des 4 entres filaments fusibles dune porte OU. Quandtous les filaments sont intacts, chacune des sorties OU est 1.

Chaque sortie peut tre programme pour donner la fonction souhaite deA et B en faisant fondre les filaments appropris. Une fois que toutes lessorties ont t programmes, llment contient dfinitivement lesfonctions programmes.

Page 4

A B

AB

AB

AB

A B

S0

S1

S2

S3

Fusibles


5/31

2.2 Symbolisation

Pour simplifier les reprsentations internes des PLD, les fondeurs ontrecours une symbologie simplifie :

- ...

- ...

- ...

Exemple

2.3 Structure logique dun PAL

2.4 Structure logique dune PROM

2.5 Structure logique dunFPLA ou PLA

Page 5

A.B

A

.

A

.

B

.

B

.

A+B

A

.

A

.

B

.

B

.Fusible intact

Connexionpermanente

.

.


6/31

Page 6

.


7/31

X

Y

PROM avalanche

III. STRUCTURE ET FONCTIONNEMENT DES MEMOIRESMORTES

3.1 Les PROM BipolairesLes PROM BIPOLAIRES sont des mmoires mortes programmables par

lutilisateur mais non effaables. Ceci est d la structure de leur cellule debase.

3.1.1 Cellule de baseOn distingue 2 grands types de cellules de base dont :

..

..

Selon le circuit associ au fusible, on distingue les cellules de PROM fusibles suivantes :

Dans la PROM fusibles, chaque intersection ligne - colonne, il y a une diodeou un transistor en srie avec un fusible. L utilisateur doit faire claquer lefusible pour programmer un bit.

Pour programmer un bit, on doit tablir une liaison en faisant claquer la jonctionde la diode en inverse par application entre X et Y dune tension suffisante pourmettre en avalanche la diode en question

3.1.2 Programmation

La PROM est livre vierge, tous les fusibles tant intacts. La programmation

va consister faire griller les fusibles indsirables en leur appliquant destensions leves de 12V. Initialement tous les bits sont 1.

Page 7

Fusible

Cellule diode

fusible

Cellule transistor bipolaire Cellule transistor MOS


8/31

Durant le processus de programmation, le programmateur gnre desimpulsions qui ont pour effet de claquer les fusibles aux emplacementsprescrits, gnrant ainsi des 0 logiques.

3.1.3 Exemples de PROM

Du fait de leur technologie, les PROM bipolaires consomment normmentde puissance. Cest pour quoi les capacits sont modestes : de 32 x 8 bits 16K x 8 bits.

AMD PHILIPS Capacit

27S19

27S21

27S13

27S29

27S33

27S181

82S23

82S126

82S130

82S135

82S137

82S181

32 x 8

256 x 4

512 x 4

512 x 8

1024 x 4

1024 x 8

Page 8

D0

D1

D2

D3

OE

VCC

RRRRD

E

C

I0

I1

PROM Programme


9/31

P0

PJ

S0

SK

FUSIBLE

Application

Exercice 1 : Lire le contenu de la PROM du paragraphe 3.1.2

adresse Contenu de la PROM

I1 I0 D3 D2 D1 D0

Exercice 2

On donne ci dessous la structure dune PROM fusibles.

1. A quel moment a-t-on un bit 0 sur les sorties notes S0

Sk ?

2. Calculez n, j et k pour une mmoire de capacit gale 2K x16 bits.

3. Quelle est la capacit de la mmoire pour n = 15 et

k = 7 ? En dduire j.

Page 9


10/31

3.2 LES EPROM OU UVPROM

3.2.1 Principe de fonctionnement

La cellule mmoire lmentaire est constitue dun transistor FAMOS(Floating gate Avalanche injection Metal Oxyde Silicon).Pour programmer une telle cellule, on fait circuler un courant intense entrela source et le drain. Certains lectrons acquirent une nergie leurpermettant d'atteindre la grille flottante. Ils y sont alors pigs. Lorsque lacharge pige est suffisante, elle sature le transistor. Un 0 logique estprogramm dans la mmoire.

Pour effacer la mmoire, il suffit de dcharger cette grille flottante. Onexpose le circuit un rayonnement ultraviolet pendant quelques dizainesde minutes. Les photons communiquent leur nergie aux lectrons et fontperdre la grille flottante ses charges et la mmoire redevient vierge.Ces circuits sont quips d'une fentre en quartz pour leffacement etencapsuls dans un botier en cramique pour rsister l'chauffement.

3.2.2 Caractristiques

Pattes degauche

BROCHAGE Pattes dedroite

VPP

A16

A15

A12

A7

A6

A5

A4

A3

A2

A1

A0

D0

D1

D2

Masse

VCC

PGM

-

A14

A13

A8

A9

A11

OE

A10

CED7

D6

D5

D4

D3

3.2.3 Modes de fonctionnement

Page 10

BOTIERMEMOIRE

1

2

3

4

5

6

7

8

9

10

11

1213

14

15

16

32

31

30

29

28

27

26

25

24

23

22

2120

19

18

17

Le brochage des UVPROM comprend :

- ..

- ..

- ..........

- ..

- ..

- ..

- ..


11/31

Toutes les UVPROM disposent de plusieurs modes de fonctionnementdingale importance dcrits ci-dessous.

Le mode lecture : Dans ce mode la mmoire est valide ; la donne estprsente sur le bus de donne en sortie. Cette donne est fournie parladresse de la cellule envoye sur le bus dadresse.

Le mode invalidation des sorties: La mmoire est valide mais lesdonnes ne sont pas disponibles sur les lignes de sortie qui demeurent enhaute impdance.

Le mode attente : La mmoire est invalide et ladresse prsente sur lebus dadresse est ignore. Les lignes de donnes sont en haute impdance.

Le mode programmation : La mmoire est valide et est mise en modeprogrammation, la donne sur le bus de donne est en entre et sera crite ladresse slectionne sur le bus dadresse.

Le mode vrification : Ce mode est identique au mode lecture.Cependant, la tension de programmation est applique la broche Vpp.Cela permet de vrifier trs rapidement la programmation correcte ouincorrecte des donnes.

Le mode inhibition de programmation : Ce mode est identique aumode attente. Seulement, la tension de programmation est applique labroche Vpp.

Broches

Modes CE OE PGM VPP Sortie

Lecture

Invalidation des

sorties

Attente TTL

Programmation

Vrification

Inhibition de

programmation

3.2.4 Programmation

Les UVPROM vierges ont tous leurs bits positionns 1. La procdure deprogrammation consiste programmer les 0. Compte tenu de leur taille deplus en plus importante, des algorithmes de programmation rapides sontproposs :- Ladresse de la cellule mmoire est slectionne et la donne

programmer est applique sur les lignes de donne.- Une Impulsion de programmation dune dure de 100s est applique

(passage de CE ltat bas).

- un compteur est incrment et la mmoire est relue. Si la valeur lue estconforme celle programme, on passe ladresse suivante. Dans le

Page 11


12/31

n

p+ p+

S G1 G2 D

cas contraire une nouvelle impulsion de 100s est nouveau applique,le compteur sincrmente et la mmoire est relue.

- Ce processus peut se rpter jusqu 25 fois au maximum. Au del de cenombre, si la mmoire nest toujours pas correctement programme,elle sera considre comme dfectueuse.

- Si tout sest droul comme il faut, on passe ladresse suivante.

- Lorsque toute la mmoire a t totalement programme, son contenuest compar avec la donne originale. En cas de conformit, fin deprogrammation, dans le cas contraire le circuit est dclar dfectueux.

3.3 LES EEPROM

3.3.1 Principe de fonctionnement

La cellule lmentaire de lEEPROM est un transistor SAMOS (Stacked gateAvalanche injection MOS.

Pour bloquer un transistor, la source (S) et le drain(D) sont mis la masse et une impulsion detension positive est applique entre la secondegrille (G2) et la masse. Des lectrons issus dudrain traversent la mince couche doxyde (isolant)et viennent se piger dans la grille flottante (G1).

Pour supprimer ce blocage du transistor, la grille G2 et la source sont mises la masse et limpulsion de tension est applique entre le drain et lamasse. Les lectrons prcdemment pigs dans la grille flottantetransitent en sens inverse travers loxyde mince et la tension seuilredevient normale.

3.3.2 Caractristiques

Pour le brochage, les EEPROM sont identiques aux UVPROM sauf que la

broche PGM est remplace par la broche WE (Write Enable). Leffacementde la mmoire se fait octet par octet.

3.3.3 Modes de fonctionnement

Page 12

CE OE WE Sortie Modes


13/31

3.3.4 ProgrammationLa programmation dune EEPROM nest rien dautre qune criture dans la

mmoire. Elle se passe comme lcriture dans une mmoire vive ceciprs, quau lieu dtre quasi immdiate, elle demande environ 10ms paroctet.Le chronogramme de programmation suit les tapes suivantes :- validation de la mmoire par action sur CE- invalidation des sorties par action sur OE- on fait descendre WE- on applique les donnes crire sur les sorties. Ces donnes sont

mmorises au front montant suivant de WE

3.3.5 Chronogramme de programmationEn suivant les tapes du chronogramme de programmation dcrites ci-dessus, tracez les courbes reprsentant : CE, OE, WE, ladresse et ladonne.

3.4 LES EPROM FLASH

3.4.1 Principe de fonctionnementLes donnes sont entres dans la mmoire flash sous forme de bits,doctets, de mots ou de page par une opration de programmation. Unefois les donnes entres, elles resteront en mmoire indpendamment de

la prsence dalimentation lectrique.La cellule de stockage de la mmoire flash est un transistor avec uneporte isole en poly silicium capable de stocker des charges (lectrons).La quantit de charges stocke modifie le comportement de la cellulemmoire. La prsence de charge est interprte comme un 0 et labsencede charge comme un 1.

3.4.2 Modes de fonctionnementElle admet 2 grands modes de fonctionnement :

- le mode lecture uniquement- le mode lecture criture.

La diffrence entre ces 2 modes se situe au niveau de la tension appliquesur la broche Vpp.Lorsque cette tension est Vppl = 5V, il sagit du mode lecture uniquement.Lorsque cette tension VppH = 12V, il sagit du mode lecture criture.Chaque grand mode de fonctionnement comporte des sous modes commeregroup dans le tableau ci-aprs :

Broches

ModesVPP CE OE WE Sortie

READ READ VPPL L L H

Output Disable VPPL L H H

Page 13


14/31

ONLY Stand By VPPL H X X

READWRITE

READ VPPH L L HOutput Disable VPPH L H HStand By VPPH H X XWRITE VPPH L H L

VppL = 5V, L = 0

VppH = 12V, H = 1HZ = Haute Impdance

3.4.3 ProgrammationEn mode programmation, la tension applique sur la broche Vpp est VppH.Cela donne accs un registre interne dans lequel on peut crire des codeset activer les possibilits deffacement et de programmation.La donne sera crite quand WE passe au niveau bas, CE au niveau bas etOE au niveau Haut. La programmation sera suivie dun test de vrificationde loctet choisi.

Cette vrification intervient aprs un temps de repos la fin de laprogrammation. Ce cycle de programmation seffectue lorsque ladresse estvalide.Ce qui distingue les EPROM FLASH des EEPROM est le fait quelles soientplus rapides en terme de programmation et deffacement, do lappellationFLASH (temps de programmation= 100s, temps deffacement= 1s).

3.5 REFERENCES DES PROMLes rfrences des PROM peuvent se prsenter sous la forme gnriquesuivante :

FIR XX AB YYYY - ZZ..

..

..

..

..

FIR : On trouve par exemple KM pour SAMSUNG, Am pour AMDXX : 27 pour EPROM, 28 pour EEPROM, 28F pour EPROM FlashAB : C pour CMOS, LV pour Low Voltage (3.3v), aucune lettre pour

TTLYYYY : 16 pour 16 Kbits, 1024 pour 1024 Kbits ou 1 MbitsZZ : temps daccs en ns. 20 pour 200 ns

Les mmoires qui respectent cette rfrence obissent au principe suivant :

Page 14


15/31

CON XX AB 0Y0 ZZY peut prendre les valeurs suivantes :

- ..

- ..

- ..

- ..

IV. UTILISATION DES PROM COMME CIRCUIT LOGIQUE

Dans 90% des cas, les mmoires mortes sont utilises pour stocker desdonnes (constantes, table, jeu de caractres) ou des programmes (BIOS).Elles sont galement utilises comme des circuits logiques (combinatoires

et squentiels) en lieu et place des circuits PAL.

4.1. Utilisation des PROM comme circuit combinatoire4.1.1. Principe de ralisation

Pour utiliser une PROM comme circuit logique combinatoire, on procdecomme suit :

1.

.

2. .

3.

.

4.1.2. Ralisation dun dcodeur

Page 15

ExemplesKM27C010 pour une capacit de1Mbits soit 128K x 8 bits

KM27C020 pour une capacit de2Mbits soit 256K x 8 bits


16/31

En utilisant une EPROM 27C256, on veut raliser un dcodeur 1 parmi 874LS138 comportant :- 3 entres de validation (G2A et G2B actives ltat bas et G1 tant deplus fort poids et active ltat haut)- 3 entres de slection A, B, C (A tant le bit de poids le plus faible)- 8 sorties Y0 Y7 actives ltat bas.

1. LEPROM 27C256 est une mmoire de 32 Ko. Elle possde donc un busdadresse de 15 bits allant de A0 A14 et un bus de donne de 8 bits allantde D0 D7.

Le dcodeur possde :- 6 entres dont 3 entres de validation (G2A G2B et G1) et 3 entres de

slection (A, B, C) connecter sur la partie utile du bus dadresse, cest--dire A0 A5 de lEPROM. La partie non utile A6 A14 du busdadresse sera relie la masse.

- 8 sorties (Y0 Y7) connecter sur le bus de donne D0 D7 delEPROM.

On peut proposer les affectations suivantes :- Les entres de validation G1, G2B et G2A sont connectes

respectivement aux lignes A5, A4 et A3.- Les entres de slection C, B et A sont respectivement connectes aux

lignes A2, A1, A0.

Pour que lEPROM fonctionne en lecture, on reliera la masse, ses 2entres CE et OE actives ltat bas. On obtient le schma fonctionnelsuivant :

2. Pour obtenir le contenu de lEPROM, on peut dterminer dabord les 8diffrentes zones dfinies par les combinaisons de G1, G2A et G2B.

Page 16

Combinaisons

ZonesG1 G2B G2A0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

Zone1 : pas de dcodage

Zone 2 : pas de dcodage



Zone 5 : dcodage





17/31

Seule la zone dfinie par la combinaison G1=1, G2A =0, G2B =0 permet devalider le botier dcodeur.

Avec les affectations faites ci haut on obtient A5 = 1, A4 = 0, A3 = 0. Cequi donne le contenu suivant de lEPROM

4.2. Utilisation des PROM comme circuit squentiel4.2.1 Principe

Un systme squentiel peut tre dcompos en 2 parties :

- ...

- ...

La partie combinatoire gnre les sorties de ltat suivant en fonction de

ltat prsent et des entres principales.

Page 17

Bits mis la masse G1 G2B G2A C B A Adresse en

hexadcimalContenu de l EPROM

A14 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0

0 . 0

00

01

01

01

01

01

0000 H001F H

11

11

11

11

11

11

11

11

Pas dedcodage

Dcodage

1

1

0

1

1

1

0

1

0

1

0

1

0028 H

003F H

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Pas dedcodage

Partiecombinatoire

Elment demmorisation

Entr

es

principalesdu

systme

Sortiesdu

systme

Etat suivantEtat prsent


18/31

Lutilisation dune PROM pour raliser un systme squentiel se fait de lamanire suivante :

la PROM ralise la partie combinatoire

la partie de mmorisation est ralise

soit par des bascules

soit par des compteurs

4.2.2 Etude par lexemple

On veut raliser un compteur ayant le cycle suivant, avec une PROM.

On spare la sortie et ltat suivant quil faut alors coder. Cette solution permet deconsidrer que lon a :- une partie volution du systme dcrite par ltat suivant- une partie gnration des sorties

Les deux parties doivent tre prsentes simultanment. Cela sobtient enles stockant dans la mme case mmoire. On aura donc besoin de :

3 bits pour coder les tats suivants (nombre de chiffre compt = 7 23)

de 4 bits pour coder les valeurs des sorties (le plus grand chiffrecompt = 9 24)

Chaque mot mmoire aura le format suivant :

On obtient le schma suivant :

Page 18

D7 D6 D5 D4 D3 D2 D1 D0

Code sortie Code tat suivant

0 1 5 6

492

Etats prsentsMmoire Ba

sculesD

H

Q3

Q2

Q1

Q0

Q6

Q5

Q4 S

ortiesdu

syst

me

Etats suivants

D2

D0

Images des sorties

D7

D4


19/31

On en dduit le contenu suivant de la PROM

Etat prsent sorties NU Etat suivant

A2 A1 A0 D7 (Q6) D6 (Q5) D5 (Q4) D4 (Q3) D3 D2 (Q2) D1 (Q1) D0 (Q0)

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

V. ORGANISATION DE LA MEMOIRE

1. Zone accessible et zone inaccessible

Lutilisation des mmoires (PROM) pour raliser des fonctions logiquescomme nous lavons vu dans le paragraphe 4, se fait en fixant par codagela valeur de certains bits du bus dadresse. Ces bits sappellent bits

fixes .

Page 19


20/31

En fixant certains bits du bus dadresse, on autorise laccs certaineszones de la mmoire et on en interdit pour dautres. On parle alors dezones accessibles et de zones inaccessibles :

Une partie de la mmoire est dite accessible sil existe unecombinaison des bits du bus dadresse permettant daccder une des cases mmoires quelle contient.

Une partie de la mmoire sera dite inaccessible si quelle quesoit la combinaison des bits du bus dadresse, on ne peutaccder aucune case quelle contient.

Exemple :Soit une mmoire de 8 mots ayant un bus dadresse de 3 bits : A0, A1, A2.

Cas 1 : on fixe A2 = 0

A2 A1 A0

0

0 0 Mot 01 Mot 1

10 Mot 2

1 Mot 3

1

00 Mot 4

1 Mot 5

10 Mot 6

1 Mot 7

Les mots 0, 1, 2, 3 sont accessibles. Etant contigus, on considre quilsforment une seule zone de 4 mots.Les mots 4, 5, 6 et 7 forment aussi une seule zone mais inaccessible de 4mots.

Cas 2 : on fixe A0=1

A2 A1 A0

0

00 Mot 0

1 Mot 1

10 Mot 2

1 Mot 3

1

0 0 Mot 41 Mot 5

10 Mot 6

1 Mot 7

Les cases 1, 3, 5 et 7 sont accessibles. Ntant pas contigus, on considrequelles forment 4 zones dune case chacune. Les mots 0, 2, 4 et 6 formentgalement 4 zones inaccessibles.

Conclusion :

Page 20


21/31

2. capacit de la partie accessible

Soit y le nombre de bits fixs et CACC la capacit de la partie accessible. Lacapacit de la partie accessible est donne par la formule suivante :

3. Dtermination des zones de la partie accessiblePour dterminer le nombre de zones de la partie accessible et les adressesde dbut et de fin de ces zones, on procde comme suit :1. Dessiner le bus dadresse quon nommera A0 An-1

2. Placer la valeur des bits fixs sur les bits dadresse et calculer lacapacit de la partie accessible.

3. Parcourir le bus dadresse de A0 vers le bit An-1 et sarrter lorsque lonrencontre le premier bit fix nomm Ax. Ce bit sappelle bit sparateur.Il divise le bus dadresse en deux parties qui sont :

A0 Ax-1 et

Ax+1 An-1

4. La partie A0 Ax-1 permet de dterminer :

ladresse de dbut dune zone en mettant tous les bits 0 et enlisant ladresse de dbut donne par tous les bits A0 An-1.

Ladresse de fin dune zone en mettant tous les bits 1 et enlisant ladresse de fin donne par tous les bits A0 An-1.

VI. ETUDE DES CIRCUITS LOGIQUES PROGRAMMABLES

(PLD)

Page 21

CACC = Capacit totale de la mmoire/2y


22/31

6.1. Les diffrentes structures de PAL.6.1.1 Structure gnrale

Tout PALest constitu :- D'entres (Input) : I1 In avec 8


23/31

- L (Low) : Porte ET suivie d'une Porte NON OU. Sortie active l'tat bas.- C (Combine) programmable en type H ou L.

Exemple : type L

6.1.3 Structure de PAL squentiel

Il en existe trois types:- R (Register) : Registre. Ces circuits sont composs de bascule D. Lessorties des bascules sont de type trois tats contrls par un signal devalidation Enable ou OE, et une horloge est commune toutes les bascules(clock).

Exemple : type R

- X (Register Or Exclusif) : Ou Exclusif et Registre.

Identique au prcdent sauf que le rseau programmable sort par uneporte XOR avant dentrer dans la bascule D.

- RA (Register Asynchron) : Registre asynchrone polarit programmable.La structure de sortie est beaucoup plus volue par rapport aux autresPAL. Elle se rapproche des PALde type versatile.

Page 23


24/31

Elle peut prendre quatre configurations (figures ci-dessous) suivant lesvaleurs de AP et AR. Si AP=AR=1 le registre est invalide et le PAL setransforme en modle combinatoire simple.

6.1.4 Caractristiques des PAL combinatoires et registresOn distingue deux familles de ces PAL : lune 20 pattes et lautre 24

pattes. On parle alors de famille 20 pattes ou de famille 24 pattes. Ellesportent respectivement les dsignations suivantes : PAL16R8 et PAL20R8

PAL16R8 : PAL20R8 :Elle comporte 4 membres Elle comporte aussi 4 membres16L8 20L816R8 20R816R6 20R616R4 20R4

Page 24

..

.

.

.

..

.


25/31

6.1.5 Structure de PAL versatile ou VPALCe type de structure reprsente les PALles plus volues, car les structuresde sorties dites versatiles proposent quatre configurations possibles. Leplus connu est le PAL22V10 de AMD. La structure de la cellule de sortie estla suivante.

Suivant les valeurs des entres de programmation de la cellule de sortie S0et S1, on obtient les structures de sortie reprsentes ci-dessous.

Ces 4 structures reprsentent toutes les architectures de sorties des PALclassiques.

6.2. Les rfrences des PAL.Les diverses possibilits des PAL et leur standardisation ont conduit lesconstructeurs dfinir une nomenclature permettant de dcoder assez

facilement leur rfrence.

Page 25

.. ..

.. ..


26/31

6.2.1 Lettres codesDes lettres codes sont utilises pour identifier chaque structure de sortie.Ces lettres codes sont rsumes dans le tableau ci-aprs.

Lettres codes Structures de sorties

LHPCR

RAXRPV

Combinatoire active basCombinatoire active hautCombinatoire polarit programmableCombinatoire complmentaireRegistre synchrone ( bascule D)Registre asynchroneRegistre et XORRegistre programmableVersatile (macro cellule)

6.2.2. Exemples de rfrence

Chez AMD

Remarque : Le nombre dentres varie entre 10 et 22. Le nombre de sorties varie entre 1 et 10. La vitesse indique le temps de propagation en ns. Les versions CMOS (CE) sont effaables lectriquement.

Les fusibles sont remplacs par des transistors de type MOS FET. Ce ne

sont ni plus ni moins que des GALs .

Page 26

CE pour versionCMOS

PAL

NombredentresStructure de

sortieNombre desortie

Vitesse

Botier,gamme

Consommation


27/31

6.3. LES GAL ET LES PALCMOS.

Les aussi bien que les PALCMOS sont des PAL programmables et effaableslectriquement. Ils partagent les mmes rfrences : 16V8, 20V8, 18V10,22V10, 26CV12.

6.3.1 Architecture gnrale

Larchitecture gnrale montre une zone dinterconnexion programmablede type ET en technologie E2CMOS. Cette zone permet de relier entre ellesdes macros cellules appeles OLMC (Ouput Logic Macro Cell). Le schma ci-dessous en montre un exemple.

6.3.2 Structure de lOLMC

LOLMC dun GAL versatile (reprsent ci-dessous) est polaritprogrammable et comprend :- 1 bascule D- 1 porte XOR- 1 buffer de sortie

Page 27


28/31

01

- 4 MUX lui permettant de prendre de nombreuses configurationsdiffrentes qui sont :

.

.

. .

.

.

Comme cela a t spcifi auparavant, ces structures de sortie sontprogrammables et permettent dmuler nimporte quelle autre structure desortie. Elles possdent en tout :

Les configurations sont reprsentes ci-aprs :

Page 28


29/31

6.3.3. Table de vrit

CL1x CG1 CL0x Configurations de sortie

0 0 0

1 0 0

0 0 1

1 0 1

0 1 0

1 1 0

0 1 1

Page 29

. .

. .

. .

. .


30/31

1 1 1

6.4. PROGRAMMATION DES CIRCUITS LOGIQUESPROGRAMMABLES

La programmation des PLD et des FPGA ncessite un logiciel adapt pour ledveloppement du programme et le programmateur permettant de griller le circuit tel que le montre la figure ci-dessous.

En outre il est conseill de suivre la dmarche dcrite par lorganigrammesuivant :

Page 30

Saisie des quations logiques, de la table deSaisie des quations logiques, de la table de

vrit, du logigramme ou de lalgorithmevrit, du logigramme ou de lalgorithme

avec le logiciel de dveloppementavec le logiciel de dveloppement

Le logiciel de programmation

est install sur un micro

ordinateur

Programmateur

Circuit dj

programm

Circuit non encore

programm enficher

sur le programmateur


31/31

Le logiciel de dveloppement permet de simplifier les quations et de

gnrer un fichier JEDEC partir des donnes rentres par loprateur. Ilsimule aussi le fonctionnement du PLD avec le programme obtenu.Le logiciel PALASM dvelopp par AMD permet deffectuer cesoprations pour la programmation de PAL ou de GAL.

* Le fichier JEDEC (Joint Electronic Device Engineering Council : Organismede normalisation) est un ensemble de donnes binaires indiquant auprogrammateur les fusibles griller .

* Le programmateur permet de griller les fusibles du PLD en fonctionsdes donnes du fichier JEDEC. Il est en gnral associ un logiciel depilotage. Les programmateurs utiliss sont les mmes que ceux permettantla programmation des EPROM.

139757005 chapitre circuit logique eleve

Documents