chapitre 2 les circuits integres - ahmedbouazzi.org

Cours de technologie des CI A.S. Bouazzi ENIT 1

CHAPITRE 2 LES CIRCUITS INTEGRES

Introduction

Les circuits intégrés rentrent dans la composition de tous les appareils électroniques et de tous les calculateurs. Ils sont à la base de l’industrie électronique dans le monde. Ils sont largement utilisés aussi bien en circuits linéaires qu'en circuits et systèmes digitaux. Pour pouvoir comprendre le fonctionnement des circuits électroniques aujourd'hui, il faut connaître un minimum sur les circuits intégrés, et, en particulier, sur leur technologie de fabrication.

Un circuit intégré est un circuit électronique composé de transistors, de résistors, de diodes et de condensateurs, le tout faisant partie d'un seul bloc de semi-conducteur. Le premier circuits intégré inventé en 1958 comportait deux transistors diffusés dans un bloc de germanium ; il n’est pas rare aujourd’hui de trouver des circuits intégrés tels que mémoires, processeurs ou circuits configurables (Application Specific Integrated Circuit, ASIC) qui comportent plus d’un million de transistors.

Il existe deux larges classifications des circuits intégrés, les circuits hybrides et les circuits monolithiques. Les circuits monolithiques sont devenus tellement communs que, par l'expression circuit intégré, on entend plutôt un circuit monolithique.

Monolithique veut dire d'une seule pierre, ce qui veut dire que tout le circuit est contenu dans un seul morceau monocristallin de silicium. Les éléments (transistors, résistors, condensateurs et diodes) sont isolés les uns des autres par des jonctions p-n en opposition, obtenues par diffusion d’impuretés dans un morceau de silicium monocristallin.

Tableau 2.1 Classification des circuits intégrés selon la densité d’intégration

Classe

SSI MSI LSI VLSI ULSI GSI

Nombre de fonctions

< 12 > 12 ; < 100 > 100 ; < 103

> 103 ; < 105

Nombre d’éléments

< 50 > 50 ; < 500 > 500 ; < 104 > 104; < 106 > 106 > 109

Date Début 60 Fin 60 déb. 70 70 Fin 70 fin 80 90 00

Les circuits intégrés sont souvent classés suivant le nombre d'éléments ou le nombre de

fonctions intégrées sur un seul morceau, ils sont nommés par des abréviations d'expressions américaines (Tableau 2.1). Les limites qui séparent ces catégories sont basées sur le nombre de fonctions ou d’éléments dans un seul circuit.

Les circuits SSI (small scale integration) comportent moins de 12 fonctions ou moins de 50 éléments, de 12 à 100 fonctions ou de 50 à 500 éléments on parle de MSI (medium scale integration), les circuits LSI (large scale integration) comportent de 100 à 1000 fonctions ou de 500 à 10 000 éléments, au-delà de 1000 fonctions ou de 10 000 éléments, on parle de VLSI (very large scale integration). L’intégration ULSI (ultra large scale integration) concerne les circuits de plus de un million d’éléments. L’intégration GSI (Giga Scaler Integration) concerne plus de un milliards de composant par puce.


Les circuits intégrés sont aussi classés par leur technologie :

le type de transistors, la manière dont les transistors sont connectés, la technique utilisée pour fabriquer les transistors.

Cette dernière classification est plus significative. Deux exemples de cette classification : les circuits TTL (transistor transistor logic) et les circuits MOS (metal-oxide semiconductor).

Les circuits intégrés TTL utilisent des transistors bipolaires et sont souvent de la catégorie SSI ou MSI. Les circuits MOS sont à base de transistors MOS à effet de champ (MOSFET) et sont de la catégorie LSI ou VLSI.

Les circuits intégrés hybrides sont construits sur un substrat isolant. Le cœur du circuit est une puce monolithique qui est fixées sur le substrat, la puce est connectée à d'autres éléments qui ont été fabriqués directement sur le substrat. Les circuits hybrides sont classés selon la manière dont sont fabriqués les autres éléments (résistor, condensateur, ...), on a ou bien un “thin film” ou bien un “thick film”.

Historique de la technologie des circuits intégrés

Les premiers composants électroniques étaient formés d’une pointe métallique appliquée sur un semi-conducteur tel que PbS (galène) ou germanium. La pointe métallique formait avec le semi-conducteur une diode Schottky.

Le premier transistor a été fabriqué aux Bell Laboratories le 16-12-1947 par John Bardeen, Walter Brattain, et William Shockley. Ils ont inventé le mot à partir de « transductance » et « varistor ». Très vite le transistor à remplacé avantageusement les tubes à vide en donnant les mêmes fonctions avec les avantages : moindre poids, moindre échauffement, moindre énergie absorbée, moindre volume.

Dans les années cinquante, les composants ont été fabriqués la fusion des métaux à la surface des semi-conducteurs, cette fusion s’accompagne de la formation d’un alliage entre le semi-conducteur et l’impureté, ce qui provoque un changement de type de conductivité du semi-conducteur. Cette technique était utilisée aussi bien pour le silicium que pour le germanium. On continue aujourd’hui encore à l’utiliser pour fabriquer certains composants spécifiques. La fusion de l’or additionnée à 0.1% de germanium continue à être utilisée sur du silicium de type n, à cause de la faiblesse de l’eutectique Au-Si (370 °C), afin de former des jonctions p+n pour la confection des diodes de puissance et des thyristors.

Le germanium a été pendant longtemps utilisé pour la confection des transistors. Sa faible température de fusion (937 °C) a, toutefois, limité son utilisation à cause des dommages irréversibles qui pourraient avoir lieu lors de la soudure des contacts. Il comporte une autre faiblesse, les impuretés introduites par fusion du métal et son alliage avec le germanium continuent à diffuser à température ambiante, et l’émetteur et le collecteur du transistor finissent, à terme, par se toucher, ce qui diminue la durée de vie des composants.

Malgré la facilité de fabrication des cristaux de germanium, la stabilité électronique du silicium à basse température a fini par lui donner une supériorité définitive dans le domaine de la fabrication des composants électroniques discrets ainsi que, plus tard, dans celle les circuits intégrés. Le germanium continue, toutefois, à être utilisé pour des applications spécifiques.

La fabrication de jonctions p-n par diffusion d’impuretés dans le silicium dans les années cinquante et l’utilisation de l’oxyde de silicium comme écran contre la diffusion des impuretés et comme isolant électrique ont donné naissance à l’intégration monolithique par la méthode planar.

Le premier transistor « planar » a été fabriqué par Fairchild Semiconductor en 1957 (Fig.2.1). Cette méthode reste, sur le plan du principe, celle qui est utilisée aujourd’hui pour la confection des


circuits intégrés (voir § Etapes de fabrication d’un transistor bipolaire typique). Elle consiste à effectuer toutes les opérations de diffusion et de contact par la même surface.

pn

n

aluminium

SiO2 Figure 2.1 : Premier transistor planar

Sans le développement de la fabrication de cristaux de silicium de plus en plus parfaits, la technologie des circuits intégrés n’aurait jamais pu arriver au stade qu’elle a atteint aujourd’hui. En effet, la présence de défauts cristallins reste la cause principale des circuits défectueux. Si ces défauts ponctuels provoquent la défectuosité des composants discrets ou des petits circuits intégrés qui ont la malchance de se trouver placés sur le défaut, le rejet se limite à un pourcentage limité de la masse produite. Leur effet maléfique est, par contre, total dans la fabrication des composants de puissance ou des grands circuits intégrés à cause de la grande surface nécessaire dans ces composants.

Les circuits intégrés sont fabriqués en utilisant la photolithographie, c’est une technique mise au point pour l’impression des affiches e des tissus.

Pendant les trente dernières années, les différentes technologies adjacentes se sont développées d’une façon extraordinaire. Nous pouvons citer la chimie du silicium et des photo-résines, l’optique, la purification de l’air, les techniques d’analyse, les robots, etc., sans oublier bien sûr celui des logiciels d’aide à la conception ou à la production des circuits intégrés.

Figure 2.2 : Evolution de la vente des circuits intégrés dans le monde

Au début du troisième millénaire, les circuits intégrés logiques sont composés de plus de 150

millions de transistors, de six couches métalliques pour les connexions et sont cadencés à plus de 3 GHz. L’industrie des semi-conducteurs a le vent en poupe. La demande mondiale en circuits intégrés ne cesse d’augmenter, leur chiffre d’affaire annuel a atteint la somme colossale de 2400 milliards de dollars US (Fig. 2.2). A titre de comparaison, le budget de l’Etat tunisien pour l’année fiscale 2006 est près de 10 MUSD.

Gordon Moore co-fondateur de la compagnie Intel a prédit en 1965 que le nombre de transistor

1980 1985 1990 1995 2000 20050,0

5,0x10 7

1,0x10 8

1,5x10 8

2,0x10 8

2,5x10 8

kUSD

Année

Sour

ce :

Sem

icon

duct

or In

dust

ry A

ssoc

iatio

n


doublera tous les ans au moins pendant les dix années à venir. En fait, les transistors doublent tous les deux ans et la loi empirique est restée valable pendant 30 ans. La figure 2.3 montre l’évolution de la densité d’intégration des processeurs. Il faut noter que les mémoires fabriquées à la même date intègrent généralement huit fois plus de transistors. Le composant de base des processeurs et des mémoires est le transistor MOS.

Limites fondamentales

On appelle dimension critique le plus petit trait que l’on peut réaliser par photolithographie lors de la confection d’un circuit intégré. Cette dimension diminue de plus en plus, elle est aujourd’hui à 90 nm. C’est cette dimension qui détermine la génération du circuit intégré. La figure 2.7 montre l’évolution des performances de fabrication des circuits intégrés.

Les astuces inventées par les chercheurs pour minimiser les dimensions des composants dans le circuit finiront par se heurter à certaines limites infranchissables. L’exemple du dopage est le plus simple à voir :

Supposons que l’on veuille doper une région d’un semi-conducteur avec des concentrations de 1016 cm–3 ou 1018 cm–3 avec une déviation de ±10%. Ceci implique que la région dopée doit comprendre au moins 100 atomes dopants parce que les fluctuations statistiques sont (100)1/2 = 10 ce qui donne les 10% autorisés.

Au densités indiquées, 100 atomes occupent un volume de (100/1016) ou (100/1018) cm3, respectivement. Ces volumes correspondent à des cubes de 107 ou 105 nm3, respectivement. Ces volumes correspondent à des cubes de 215 nm ou 46,4 nm de côté, respectivement.

On peut le voir aussi d’une manière différente : les dimensions d’une région formant la source (ou le drain) dans un circuit intégré moderne sont 0,5 µm x 0,5µm x 0,2 µm = 5 · 10–2 µm3 = 5 · 107 nm3. Avec un dopage de 1016 cm–3 – correspondant à une résistivité de 1,4 Ω-cm si c’est de type p ou 0,5 Ωcm si c’est du type n – on obtient 500 atomes dans ce volume. Si on diminue les dimension, par exemple, à 0,1 µm x 0,1µm x 0,02 µm = 2 · 105 nm3 on obtient 2 atomes de l’impureté en question, c’est absurde. Ce ne sont là que quelques limites, elles seront contournées par le passage à d’autres matériaux et à d’autres techniques de commutation.

Figure 2.3 : Evolution de la densité de transistor par puce dans les processeurs illustrant la loi empirique de Moore.

Technologie planar et production par lots

Les étapes de fabrication d’un circuit intégré sont de deux types : celles qui sont réalisées sur

20042000199019801971 Année

2300

104

107 Pentium II

4004

Nombre de transistors doublés tous les 18 mois

8008

Nom

bre

de tr

ansi

stor

s da

ns u

n ci

rcui

t int

égré

1010

105

106

108

109

Pentium

286

8080

Itanium 2 (9 MB cache)

Itanium 2

Pentium 4Itanium

Pentium III

486

386

8086

Nombre de transistors doublés tous les 24 mois


tout le lot, c’est-à-dire, sur toutes les plaquettes, et celles qui sont effectuées individuellement après le sciage de chaque plaquette et la séparation des circuits. Les opérations par lot sont schématisées par les figures de 2.5.1 à 2.5.9 qui montrent les différentes opérations nécessaires pour obtenir un transistor bipolaire. Dans ces étapes on pratique des attaques chimiques ou des attaques par plasma sur des endroits bien définis. La limitation de ces décapages à des zones précises est obtenue grâce à la protection du reste de la surface par des résines photosensibles appelées photo-résines. Ces résines subissent au préalable une insolation à travers des masques dont le motif correspond à l’étape concernée par l’opération. Sur la figure 2.4 on a résumé le principe de la photolithographie utilisé pour permettre la gravure de trous dans l’oxyde de silicium afin de permettre la diffusion des impuretés dans des régions précises du semi-conducteur. Si la photorésine est dite positive, on dissout la région éclairée, si elle est négative, c’est le contraire.

TABLEAU 2.1 Evolution de la technologie des semi-conducteurs et des composants électroniques discrets et intégrés.

Année 1940 1950 1960 1970 1980 1990 2000 Préparation du silicium

DuPont

Décharge Procédé Siemens

Croissance cristalline

Polycristal Czochralski Dopage par neutrons

Qualité du cristal

Elimination des dislocations

Diode Contact par pointe Alliage

Diffusion

Transistor bipolaire

Contact par pointe Alliage

Diffusion Planar Implantation ionique

Thyristor Alliage Diffusion

Technologie bipolaire

DCTL RTL DTL TTL ECL I2L

Technologie MOS

nMOS pMOS cMOS

Type d’intégration

SSI MSI LSI VLSI ULSI GSI

Sur les figures 2.5.1-2.5.9 on a reproduit le schéma du masque de chaque étape, la partie grisée sur masque étant celle qui sera décapée.

On peut résumer ces étapes de la manière suivante :

1- Le matériau de départ étant une plaquette formée par un substrat de type p sur lequel on a fait croître une couche épitaxiée de type n. Le tout ayant une épaisseur de 100 µm environ et un diamètre allant de 100 à 300 mm.

2- La surface extérieure de cette couche est recouverte d’une couche de dioxyde de silicium obtenue par une oxydation appropriée. (Fig. 2.5.1)

3- La couche d’oxyde est recouverte d’une résine photosensible (photo-résine) et insolée à travers un masque qui laisse passer la lumière à travers une bande entourant un carré (Fig. 2.5.2). La partie de la résine insolée est enlevée facilement par un solvant organique approprié. L’attaque chimique qui suit pratique un trou dans l’oxyde ayant la forme du masque.

4- On diffuse une impureté adéquate à travers ce trou jusqu’à ce que les impuretés atteignent le substrat de type p. L’impureté ne passe qu’à travers le trou pratiqué dans l’oxyde, le reste de la plaquette est protégé de la diffusion par l’oxyde. Le carré dans lequel on va intégrer le transistor ne possède plus de liaison électrique avec son entourage puisque après diffusion il en est séparé par deux diodes en opposition (Fig. 2.5.2). Le transistor sera implanté dans un parallélépipède carré emprisonné dans un caisson électriquement étanche.


Figure 2.4 : principe de la photolithographie

5- On oxyde de nouveau et on recouvre la surface par une couche de photo-résine qui est insolée à travers un masque qui permet à la lumière de passer et d'atteindre un carré de 10 µm de côté environ. L’attaque chimique qui suit pratique un trou carré dans l’oxyde. (Fig. 2.5.4)

6- On diffuse l’impureté de type p à travers le carré pour obtenir la base du transistor.

7- On oxyde de nouveau et on recouvre la surface par une couche de photo-résine qui est insolée à travers un masque qui permet à la lumière de passer et d'atteindre un carré plus petit que le précédent (Fig. 2.5.6) et un autre petit carré situé sur le collecteur. On pratique une attaque chimique dans l’oxyde à travers les trous.

8- On diffuse l’impureté de type n à travers les carrés pour obtenir l’émetteur du transistor et une région très dopée pour le contact du collecteur.

9- On oxyde de nouveau et on recouvre la surface par une couche de photo-résine qui est insolée à travers un masque qui laisse passer la lumière à travers trois rectangles disposés respectivement sur l’émetteur, la base et le collecteur du transistor. L’attaque chimique pour pratiquer trois trous sera suivie par l’évaporation d’une couche d’aluminium sur toute la surface. Le contact entre le métal et le semi-conducteur n’aura lieu que par les trois trous.

10- On recouvre le métal par une couche de photo-résine. Le masque utilisé à un motif tel qu’il connecte toutes les parties dont on veut assurer l’interconnexion. Le reste du métal sera enlevé par un décapage chimique approprié, autrement, toutes les bornes de tous les éléments seraient en court-circuit.


La figure 2.11 montre, quant à elle, comment les mêmes opérations sont reprises avec des masques ou des dopants différents pour réaliser les différentes étapes. Ces opérations sont reprises autant de fois que de masques. Le nombre de masques peut varier, en fonction de la complexité du circuit, de 10 à 20 masques.

Etapes de fabrication d’un transistor bipolaire typique

Figure 2.5.1 : Oxydation de la surface de la plaquette (a) et photolithographie (b).

Figure 2.5.2 : Trou dans l’oxyde et diffusion du pourtour d’isolation.

p

n p n n

Figure 2.5.3 : Oxydation de la surface de la plaquette.

p

n pn n p

Figure 2.5.4 : Trou dans l’oxyde et diffusion de la base.

p

n p n n

oxyde de silicium

couche épitaxiée type n

substrat type p

Résine photosensible

Masque

oxyde de silicium couche épitaxiée type n

substrat type p (a) (b)

Lumière UV


p

n pn n

p

p

n pn n

Figure 2.5.6 : Trou dans l’oxyde et diffusion de l’émetteur.

p

p n+ p n n n n+

p

n pn n pn+

Figure 2.5.8 : Trou dans l’oxyde (photo-résine négative) et évaporation du métal de contact.

Figure 2.5.9 : Décapage de la partie métallique non nécessaire aux liaisons électriques.

EMETTEUR BASE

COLLECTEUR

p

n p n n

p n+




Etapes de fabrication d’un transistor MOS Les transistors MOS comportent moins d’étapes. Après diffusion du pourtour d’isolation et

oxydation, on diffuse la source et le drain. Les figures 2.6.1 à 2.6.4 montrent les étapes de confection d’un transistor MOS canal p (pMOS).

Figure 2.6.1 : Attaque chimique et dopages de la source et du drain.

On enlève ensuite l’oxyde entre la source et le drain et on oxyde de nouveau afin d’obtenir une fine couche d’oxyde sous la grille.

On pratique ensuite deux trous pour les contacts sur la source et le drain. Et on dépose du métal

par évaporation sur toute la surface pour les contacts et le métal de la grille.

Figure 2.6.3 : Trous pour les contacts sur la source et le drain et métallisation.

On attaque ensuite le métal pour ne laisser que les régions utiles pour les connexions.

Figure 2.6.4 : Vue finale du transistor MOS après attaque chimique du métal.

pn

p n n

sourcegrille

drain S

D

G

pn

p n n

p

pn

pn n

p

pn

p n n

p

Figure 2.6.2 : dépôt de la couche d’oxyde de la grille.


S DG

finS D

G

fin

Figure 2.7 : Recherche en cours : développement de nouveaux systèmes d’intégration verticaux chez les grands fabricants (2005 : Infineon, TI, ATDF. Dimensions : H = 80 nm, W = 50 nm, épaisseur d’oxyde : 2 nm)

Production de masse et avantage de l’intégration

Dans la production par lots, le coût des étapes qui comprennent l’oxydation, la diffusion et la métallisation est le même que l’on produise un circuit de plusieurs milliers de transistors ou un seul transistor. Pour estimer le coût d’un circuit individuel, il faut ajouter le coût de l’étude du circuit électronique que l’on veut intégrer, le coût de la conception des masques et le coût des étapes qui concernent les circuits individuels. Cette estimation serait exacte si la qualité cristalline du matériau ne rentre pas en jeu, or elle est déterminante.

Il est évident que la production de circuits dont les éléments sont déjà interconnectés à leur sortie de la chaîne coûte moins cher que la production de composants discrets qu’il faudrait connecter, et pour l’interconnexion desquels, il faudrait dépenser de l’argent en plus pour couvrir le coût du support (cartes de circuits imprimés) et de la main d’œuvre.

Pour garder un prix compétitif, il faut produire une grande quantité de circuits. En effet, d’une part, le coût de l’investissement initial et le coût de l’étude d’un circuit sont très élevés, et d’autre part, dans une fournée on passe dans le même lot quelques cinquante plaquettes comportant chacune deux à trois cents circuits individuels. Les opérations pour traiter ces 1000 circuits sont les mêmes que celles qu’on effectuerait pour traiter un circuit unique, ceci donne un coût de production de 1000 circuits très voisin de celui d’un seul. Autrement dit, plus la quantité de circuits produits est importante plus le prix d’un circuit individuel est bas.

Taille des circuits et défauts cristallins

Le développement de la technologie d’insolation des photo-résines et le développement de la technologie des appareils d’optique et des microscopes électroniques permettent de produire des circuits intégrés de plus en plus petits et qui comportent chacun un nombre d’éléments de plus en plus grand. L’intérêt de ces taux d’intégration élevés est double. D’une part, le besoin de l’industrie informatique en mémoires entraîne une intégration d’un nombre de transistors toujours plus grand, d’autre part, plus la surface d’un circuit est grande, plus il a de chance d’être placé sur un défaut cristallin et donc d’être défectueux.

Or, si on arrive actuellement à éviter les dislocations dans la production des plaquettes de silicium, d’autres défauts continuent à exister, ils peuvent être d’origine mécanique résultant d’une mauvaise manipulation ou d’un mauvais traitement thermique, ou d’origine chimique résultant de la présence d’une impureté indésirable.

Sur la figure 2.10, on montre le schéma d’une plaquette comportant deux défauts ponctuels. Si on produit sur cette plaquette quatre circuits (cas a), on obtient un rendement de production de 50% ; si, par contre, on arrive à améliorer le taux d’intégration et on produit sur la même plaquette 256 circuits (cas b) le rendement de production sera supérieur à 99%.

top gate electrode

WFIN

Fully

de

plet

ed

BOX

gate

side gate electrodes

HFIN

top gate electrode

WFIN

Fully

de

plet

ed

BOX

gate

side gate electrodes

HFIN Fully

de

plet

ed


Figure 2.10 : Relation entre le rendement de production et le nombre de circuits intégrés dans une seule plaquette pour un nombre déterminé de défauts. Pour une plaquette comportant deux défauts ponctuels, dans le cas (a), sur quatre circuits, le rendement de production est de 50%, dans le cas (b), avec 256 circuits, il est supérieur à 99%.

Figure 2.11 : Spirale de fabrication des circuits intégrés.

Exercices

2.1/ Expliquer pourquoi le silicium est plus utilisé que le germanium pour fabriquer les circuits intégrés.

2.2/ Pourquoi le silicium a supplanté le germanium dans la fabrication des CI ?

2.3/ Sur une plaquette de 10 cm de diamètre on utilise 8x8 cm2. La première conception des circuits envisage de placer 16 circuits intégrés sur cette surface. En supposant que toutes les dislocations sont ponctuelles, ont été actives et ont provoqué des dysfonctionnements, cette conception donne un taux de rejet de 25%. Quel est le pourcentage de rejet pour une conception qui envisage de placer 64 circuits sur cette même plaquette ?

2.4/ D’après la loi de Moore, quel serait le nombre de transistor intégrés dans un seul processeur en 2020 ? Quel serait ce nombre si on prolonge la courbe réelle ? Est-ce raisonnable physiquement ?

2.5/ On part de la plaquette de silicium de type p ci-dessous. Dans la coupe, l’échelle est faussée pour permettre les dessins de la suite.


On veut fabriquer deux diodes n-p qui possèdent une base p commune. Dessiner 5 schémas identiques à celui de ci-dessous et porter dessus les 5 étapes suivantes (vue de face du masque, s’il y a lieu, et vue de coupe du résultat de l’opération) : 1 l’oxydation

2 les trous pour les émetteurs et diffusion des impuretés 3 l’oxydation 4 les trous pour les contacts 5 la métallisation Après l’enlèvement du métal inutile voici le résultat final :

n np

SiO2

2.6/

Soit le schéma ci-dessus représentant la coupe d’un transistor n-p-n.

1- Reproduisez-le et dessinez dessus les contacts métalliques. 2- Ecrire sur votre dessin le nom de chaque partie. 3- Expliquer à quoi servent les parties limitées par des pointillés. 4- Dessiner proprement la vue de dessus de ce transistor.

2.7/ Soit une puce de un cm carré de superficie qui contient 900 million de transistors.

a- Quelle est la superficie (en µm2) prévue pour chaque transistor ? b- En supposant que l’échelle du schéma de la figure 2.6.4 est à l’échelle, à combien estimez-vous

la largeur de la grille ? c- Combien d’atomes de silicium sépare la source du drain ? Sachant que deux atomes de

siliciums sont distant de 4.53 Å d- Si le substrat est dopé à 1016 atomes de phosphore par cm3, calculer le nombre d’atomes de

phosphores touchant l’oxyde et contenus dans 100 nm2 entre la source et le drain.

chapitre 2 les circuits integres - ahmedbouazzi.org

Documents