ingénierie système et équipements dirigée par les modèles ... · conclusions – ponts aadl /...
Post on 19-Jul-2020
0 Views
Preview:
TRANSCRIPT
Ingénierie système et équipements dirigée par les modèles avec
Capella, AADL et IP-XACT Présenté par Pierre Gaufillet
Travail réalisé par Philippe Cuenot, Pierre Gaufillet, Jérôme Hugues, Eric Jenn, Bassem Ouni Avec le support de Pascal Roques - PRFC, Benoit Viaud et Nesrine Badache – ARTAL Technologies
29/01/2016
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d
pro
pri
etar
y d
ocu
men
t
2
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
3
Introduction
Projet INGEQUIP réalisé à l’IRT Saint Exupéry
Développement d’équipements (ECU automobile, avionique)
HW-SW Co-design / Co-développement
Modélisation, méthodes formelles
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
4
TwIRTee
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
5
Processus de développement
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
6
Capella – System analysis
Analyse système haut niveau
Identification des fonctions système
Identification des principaux flots
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
7
Capella – Logical architecture
Raffinement des fonctions système
Identification des sous-ensembles
Identification des flots entre sous-ensembles
Allocation fonctionnelle / logique
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
8
Capella – Physical architecture
Raffinement et allocation
Conventions de modélisation
La décomposition architecturale s’arrête dès qu’une feuille peut être allouée au hardware ou au logiciel.
Les flots ne sont ni typés ni contraints
Les ports physiques interconnectés constituent implicitement un bus
Le logiciel est alloué à des CPUs et les flots logiques à des flots physiques.
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
9
AADL
Architecture Analysis and Design Language http://www.aadl.info
Langage de modélisation d’architecture système vue du logiciel
Standardisé par la SAE
Forme textuelle et graphique
Support EMF
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
10
Pont Capella – AADL
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
11
IP-XACT
Schema XML pour la description des architectures électroniques
Développé par Accelera (http://accelera.org)
IP A IP B
AbstractionDefinition
BusDefinition
Inter Connection
AdhocConnection
WirePort
IP B1
IP B2Component
Instance
Design
TransactionalPort
Protocol Abstraction
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
12
Pont Capella - IPXACT
IP-XACT XML file Eclipse EMF tree view
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
13
Conclusions – Capella
Langage adapté à la description système de TwIRTee Concepts de l’architecture physique néanmoins un peu perturbants
Logical Paths ?
Outillage ouvert et stable
Bonne ergonomie Manipulation des flots
Codes couleur
Allocations
Les transitions inverses assistées manquent.
Documentation encore un peu faible, notamment au niveau méthodologique.
07/06/2017
© IR
T A
ESE
“Sai
nt
Exu
pér
y” -
All
righ
ts r
eser
ved
Co
nfi
den
tial
an
d p
rop
riet
ary
do
cum
ent
14
Conclusions – Ponts AADL / IPXACT
Le lien entre le modèle Capella et les modèles métiers permet d’assurer la cohérence des architectures système, logicielle et électronique sans modification des responsabilités.
Architecture physique un peu limitée même pour une architecture électronique préliminaire.
Limitations Prototypes Transformation de sous-ensembles non supportée
Améliorations Utilisation des Physical Paths de Capella pour représenter les bus Amélioration du nommage des ports, flots et instances. Filtrage des éléments d’architecture non pertinents lors de la génération Publication Open source
Merci pour votre attention !
15
Copyright 2016-2017 IRT Saint Exupéry All Rights reserved.
top related