THSEPrpare au Laboratoire dAnalyse et dArchitecture des Systmes du CNRS En vue de lobtention du Doctorat de lUniversit Paul Sabatier de TOULOUSE Spcialit : Mcanique et microsystmes Par :

DAVID PEYROUtel-00129546, version 1 - 8 Feb 2007

ETUDE THEORIQUE ET EXPERIMENTALE DES TECHNIQUES DASSEMBLAGE ET DE MISE EN BOITIER POUR LINTEGRATION DE MICROSYSTEMES RADIO-FREQUENCESSoutenue le 8 dcembre 2006 devant le jury : Prsident Directeur de thse Co-directeur Rapporteurs MARC SARTOR ROBERT PLANA PATRICK PONS ROLAND FORTUNIER Professeur INSA Toulouse Professeur Universit Paul Sabatier Toulouse Charg de recherche LAAS CNRS Professeur Ecole des Mines de Saint-Etienne

DOMINIQUE BAILLARGEAT Professeur Universit de Limoges Examinateurs HERV AUBERT NICOLAS HUC XAVIER GRISON Invit FRDRIC COURTADE Professeur ENSEEIHT Toulouse Docteur - Ingnieur COMSOL France Ingnieur DGA Paris Ingnieur CNES Toulouse

tel-00129546, version 1 - 8 Feb 2007

Your manuscript is both good and original, but the part that is good is not original and the part that is original is not good. Samuel Johnson 1709-1784, Auteur Britanique

tel-00129546, version 1 - 8 Feb 2007

A ma femme Elise et mon fils Lucas, A mon grand pre Georges A mes grands parents Odile et Jacques, A ma grand-mre Yvette et Patrick, A mes parents, Mireille et Grard, A ma sur Sandra et Olivier, A tous mes amis et ceux quon oublie.

tel-00129546, version 1 - 8 Feb 2007

AVANT-PROPOSLe travail prsent dans ce mmoire a t effectu au Laboratoire dAnalyse et dArchitecture des Systmes (LAAS) du Centre National de la Recherche Scientifique (CNRS) de Toulouse, au sein du groupe Microdispositif et Microsystmes de Dtection (M2D) puis du groupe MIcro et Nanosystmes pour les Communications sans fils (MINC). Je tiens tout dabord remercier Monsieur Malik GHALLAB, Directeur du LAAS pour mavoir accueilli dans le laboratoire et galement pour la bienveillance quil ma manifeste. Je remercie galement Monsieur Pierre TEMPLE-BOYER, Directeur de recherche et tel-00129546, version 1 - 8 Feb 2007 responsable du groupe Microdispositif et Microsystmes de Dtection. Je remercie vivement Monsieur Roland FORTUNIER, Professeur Ecole des Mines de SaintEtienne, et Monsieur Dominique BAILLARGEAT, Professeur lUniversit de Limoges, pour lintrt quils ont port ce mmoire en acceptant dtre les rapporteurs de mes travaux. Jexprime galement ma reconnaissance Messieurs Herv Aubert, Professeur de lENSEEIHT Toulouse, Nicolas Huc, Docteur-Ingnieur COMSOL, Xavier Grison, Ingnieur DGA et Frdric COURTADE, Ingnieur CNES, pour avoir accept dexaminer mes travaux de thse et de participer au jury de thse. Jexprime ma gratitude Monsieur Marc SARTOR, Professeur lInstitut National des Sciences Appliques de Toulouse, pour lhonneur quil a bien voulu nous faire en acceptant la fois de juger mes travaux et de prsider notre jury. Je tiens exprimer ma profonde reconnaissance Monsieur Patrick PONS, Charg de recherche au CNRS ainsi qu Monsieur Robert Plana, Professeur lUniversit Paul Sabatier de Toulouse, pour la confiance quils mont tmoigne en acceptant la direction de mes travaux ainsi que pour leurs soutiens, leurs conseils, leurs disponibilits et les changes scientifiques que nous avons eu.

Je remercie galement lensemble du personnel du LAAS pour son aide et plus spcialement les membres du groupe M2D et MINC, les membres du service TEAM, les membres du service Sysadmin, Madame Nicole HIGOUNET et Monsieur Christian BERTY pour leur sympathie et leur disponibilit. Je noublie pas galement mes amis et collgues de bureau qui mont aid en crant une ambiance agrable et amicale tout au long de ces annes de thse : Mohamed SAADAOUI (momo), Younes LAMRANI (Jonas), Mohamad AL BAHRI, Iryna HUMENYUK, Benot TORBIERO (torboyau), Mohamed LAMHAMDI, Hikmat ACHKAR (le blond), Fabienne PENNEC, Michal OLSZACKI, Cesary MAJ, Jean Franois LE NEAL, Christine MOLLIET, Taoufik EL MASTOULI, Mohamed Mehdi JATLAOUI, Pierre PENNARUN, Fabio COCCETTI, Gustavo Adolfo ARDILA RODRIGUEZ, Fadi KHALIL, Karim YACINE, tel-00129546, version 1 - 8 Feb 2007 Alain SALLES, Marie Laure POURCIEL-GOUZY, William SANT, Jrome LAUNAY Frdric FLOURENS, .

tel-00129546, version 1 - 8 Feb 2007

INTRODUCTION GENERALE

i

tel-00129546, version 1 - 8 Feb 2007

Introduction gnrale La loi de Moore nonce il y a plus de quarante ans par Gordon Moore, ingnieur de Fairchild Semiconductor (co-fondateur dIntel), indiquait que la densit des transistors doublerait tous les deux ans. A ce jour, cette prdiction sest rvle tonnamment exacte, avec pour consquences lapparition sur le march de systmes lectroniques de moins en moins coteux et de plus en plus performants. Cette volution quasi-exponentielle est le fruit de progrs fulgurants de la recherche en microlectronique tant aux niveaux des procds, des techniques de conception que des architectures. Dans un contexte de march de plus en plus comptitif avec des technologies avances et des temps de cycle rduits, la technologie ne peut soffrir le luxe dune pause. Aussi, dans le domaine des tlcommunications, cette course linnovation impose une mutation des circuits traditionnels basses frquences, pour tendre vers de nouveaux objectifs : tel-00129546, version 1 - 8 Feb 2007 Utilisation de frquences plus leves (0,1-100 GHz) pour cause dencombrement du spectre frquentiel Hautes performances lectriques (rduction de la consommation, bonne linarit, faibles pertes, puissance leve en transmission) Forte compacit Faible cot de production

Laugmentation des frquences de fonctionnement des circuits actifs base de SiGe permet denvisager aujourdhui lintgration des circuits passifs sur silicium. Ce matriau, avec dexcellentes proprits thermiques et mcaniques, savre un bon candidat pour la ralisation de circuits passifs. Lordonnancement cristallin du silicium a permis de dvelopper des techniques de microusinage du silicium trs reproductibles. Le silicium utilis jusqu' prsent comme substrat sur lequel les circuits micro-ondes sont fabriqus est partiellement ou entirement grav. Lapparition de cette sphre technologique a rvolutionn le monde de la fabrication des circuits micro-ondes puisquelle a permis une monte spectaculaire en frquence. Elle a aussi permis dapprocher et de lier le domaine de la conception et la fabrication des circuits microondes avec celui des microsystmes et microtechnologies. Les Micro Systmes Electro Mcaniques Radio-Frquences (MEMS RF) bouleversent le paysage en laissant entrevoir des possibilits vertigineuses : exceptionnelles performances hyperfrquences, grande linarit et faible consommation.

ii

Introduction gnrale Ainsi pour rpondre aux nouvelles exigences des systmes de communications modernes, deux principales pistes dinvestigation font lobjet de recherches intensives : La ralisation de circuits intgrs monolithiques micro-onde (MMIC). Il sagit dune technologie permettant la ralisation simultane sur un mme substrat des circuits numriques, analogiques, hyperfrquences ainsi que certains lments passifs innovants bases de composants MEMS. La ralisation de circuits intgrs hybride (HIC). Il sagit de lintgration de circuits passifs et actifs sur un substrat hte par report flip-chip, wire bonding ou par les technologies classiques de la microlectronique. Chacune de ces solutions amnent ses lots davantages et dinconvnients, ainsi il nexiste pas de solution idale mais plutt deux possibilits offertes au concepteur face au cas particulier tel-00129546, version 1 - 8 Feb 2007 auquel il est confront. Les activits menes au sein du LAAS-CNRS, sinscrivent dans cette dmarche doptimisation en dveloppant des circuits passifs base de MEMS RF ayant de faibles pertes, de faibles consommations, une haute compacit et une excellente linarit. Les MEMS RF peuvent tre utiliss en tant que capacits variables, filtres accordables, commutateurs rsistif et capacitif. Malgr les avantages indniables des MEMS RF, les industriels attendent que ces technologies montrent plus de maturit et soient moins coteuses en terme de dveloppement. Concernant les micro-commutateurs RF, ceci passe principalement par la rsolution des problmes de mise en botier (packaging), de fiabilit ou encore de prototypage afin quils obtiennent le succs escompt. En effet, la non standardisation des procds de report et dencapsulation demande au concepteur denvisager de nouvelles solutions respectueuses de lintgrit du MEMS sans en affaiblir les performances, sans lesquelles tous ces microsystmes resteraient de belles ralisations vaines et inutiles. De plus, la conception des MEMS bute sur de nombreux cueils : la coexistence de nombreux phnomnes physiques coupls (lectrostatique, lectromagntisme, thermique, mcanique, fluidique), des non-linarits fortes (matrielles et gomtriques) et des incertitudes importantes sur les dimensions gomtriques des MEMS (dispersions), sur certains paramtres assujettis aux procds de fabrication (contraintes rsiduelles), voire sur les iii

Introduction gnrale proprits des matriaux utiliss (constante dilectrique, module de Young, coefficient de poisson, CTE etc). Ces travaux de thse initis par le professeur Robert PLANA, le charg de recherche Patrick PONS et financs par la Dlgation Gnrale de l'Armement, ont port sur les techniques dassemblage et de mise en botier pour lintgration de micro-commutateurs RF oprant en bande X (10 GHz). Les rsultats de ces travaux raliss au LAAS sont ainsi prsents dans ce mmoire et correspondent ltat de lart en la matire. Lobjectif de cette thse est double, prsenter une solution dencapsulation dfinie thoriquement par les outils de conception microsystmes et valide exprimentalement. Afin de rpondre ce double dfi, il est ncessaire dans un premier temps de faire un tour dhorizon sur les techniques dassemblages et de mise en botier, de dvelopper des outils ou tel-00129546, version 1 - 8 Feb 2007 des mthodes de conception pour les microsystmes. Puis dans un second temps, dappliquer ces techniques de modlisations pour la conception dune solution dencapsulation adapte aux micro-commutateurs RF. Pour aboutir finalement la ralisation et la caractrisation lectrique de cette solution de mise en botier. Le premier chapitre introductif, prsente les composants MEMS en exposant leurs domaines dapplications ainsi que leurs formidables potentialits, avant de finir par un tour dhorizon des diverses techniques de mises en botier et des moyens de caractrisations indispensables pour valuer la qualit de lencapsulation. Le second chapitre permet de fixer le cahier des charges de cette thse par une analyse de la valeur de la solution de mise en botier adapte aux commutateurs MEMS RF lectrostatiques contact capacitif raliss au Laboratoire d'Analyse et d'Architecture des Systmes. Aprs une description du principe de fonctionnement et des techniques de fabrication des commutateurs MEMS RF, nous exposerons les principaux verrous technologiques lis aux performances lectriques en termes disolation, de tenue mcanique ainsi que de fiabilit. Ensuite nous proposerons une solution de mise en botier, appuye par une analyse du besoin, compatible avec les exigences spcifiques des commutateurs. Pour finir, nous discuterons des enjeux de la conception multi-physique en traant le plus exhaustivement possible un panorama des outils ddis la conception des microsystmes.

iv

Introduction gnrale Le troisime chapitre est focalis sur lvaluation de logiciels Elments Finis permettant de modliser plusieurs physiques, principalement la mcanique, la thermique, llectrostatique et llectromagntisme mais galement capables de proposer des modles comportementaux afin de modliser le MEMS diffrents niveaux dabstraction (composant systme). Le but de ce chapitre est de dfinir un environnement dans lequel une conception quasi-complte de microsystmes puisse tre acheve de faon systmatique. Le dernier chapitre est consacr une mise en application des choix et des techniques de conception dcrites dans le second et troisime chapitre pour la conception dune mise en botier dun commutateur MEMS RF. Aprs une brve description de la ralisation technologique, ralise en collaboration avec la socit MEMSCAP, les rsultats issus de la caractrisation lectrique sont confronts aux donnes de simulation. Enfin, nous conclurons tel-00129546, version 1 - 8 Feb 2007 sur la qualit de la solution adopte.

v

tel-00129546, version 1 - 8 Feb 2007

TABLE DES MATIERES

tel-00129546, version 1 - 8 Feb 2007

INTRODUCTION GENERALE............................................................................................i CHAPITRE I I.1. ETAT DE LART ..................................................................................... 1

INTRODUCTION : LES MEMS............................................................................ 3 Dfinition............................................................................................................ 3 Historique ........................................................................................................... 3 Domaines dapplications des MEMS ................................................................. 4 Les MEMS sont une ralit venir ............................................................... 6 Introduction ........................................................................................................ 9 Les niveaux dassemblages .............................................................................. 11 Packaging niveau zro : Wafer Level Packaging............................................. 12Dfinitions : ............................................................................................................ 12 Principaux avantages et inconvnients.................................................................... 14

I.1.1. I.1.2. I.1.3. I.1.4. I.2. I.2.1. I.2.2. I.2.3. tel-00129546, version 1 - 8 Feb 2007I.2.3.1. I.2.3.2.

TECHNIQUES DE MISES EN BOITIER DES MEMS ...................................... 9

I.2.4.I.2.4.1. I.2.4.2. I.2.4.3.

Mthodes de report de capots........................................................................... 16Report avec couche intermdiaire de scellement .................................................... 16 Report sans couche intermdiaire ........................................................................... 21 Rsum des diffrentes techniques ......................................................................... 22

I.3.

LE PACKAGING SOUS VIDE ............................................................................ 23 Introduction ...................................................................................................... 23 Getters .............................................................................................................. 24 Technique filaire : Wire Bonding..................................................................... 25 Plots mtalliques : Flip Chip ............................................................................ 27 Dgazage .......................................................................................................... 31 Adhsion - Humidit ........................................................................................ 31Rseau de poutre ..................................................................................................... 33 Test de gonflement de membrane (bulge test) ........................................................ 34 Test de la lame (blister/blade test) .......................................................................... 35 Test du pelage ......................................................................................................... 35 Flexion quatre points............................................................................................... 35 Contrainte de cisaillement de rupture (shear test)................................................... 36

I.3.1. I.3.2. I.4. I.4.1. I.4.2. I.5. I.5.1. I.5.2.I.5.2.1. I.5.2.2. I.5.2.3. I.5.2.4. I.5.2.5. I.5.2.6.

LES INTERCONNEXIONS.................................................................................. 24

CARACTERISATION ET FIABILITE .............................................................. 30

I.5.3. I.5.4. I.6.

Pression et atmosphre contrle ..................................................................... 36 Hermticit ....................................................................................................... 37

REFERENCES BIBLIOGRAPHIQUES DU CHAPITRE I ............................. 41

CHAPITRE II II.1.

PROBLEMATIQUE.............................................................................. 45

MICRO-COMMUTATEURS RADIO FREQUENCE....................................... 47 Gnralits sur les micro-commutateur RF...................................................... 47 Principe de fonctionnement.............................................................................. 49 Microtechnologie.............................................................................................. 49Fabrication de la partie fixe .................................................................................... 51 Lignes coplanaires................................................................................................... 51 Procd Lift-off....................................................................................................... 51 Procd LIGA ......................................................................................................... 52 Fabrication de la capacit........................................................................................ 52 Fabrication de la partie mobile................................................................................ 54 La couche sacrificielle ..................................................................................... 54 Fabrication du micro-pont................................................................................ 55 Libration des structures mobiles .................................................................... 55

II.1.1. II.1.2. II.1.3.II.1.3.1. II.1.3.2. II.1.3.3. II.1.3.4. II.1.3.5. II.1.3.6.

II.1.3.6.1. II.1.3.6.2.

tel-00129546, version 1 - 8 Feb 2007

II.1.3.6.3.

II.2.

PACKAGING DES MICRO-COMMUTATEURS CAPACITIFS A ACTUATION ELECTROSTATIQUE................................................................ 57 Analyse fonctionnelle....................................................................................... 57Analyse du besoin : bte corne ....................................................................... 57 Analyse des fonctions de service : diagramme pieuvre .................................... 58 Analyse de lorganisation des fonctions : Technique SADT .................................. 61 Analyse des fonctions techniques : Diagramme FAST........................................... 63 II.2.1.1. II.2.1.2. II.2.1.3. II.2.1.4.

II.2.1.

II.2.2. II.3. II.3.1. II.3.2. II.4. II.5.

Choix du type de packaging ............................................................................. 65 Introduction ...................................................................................................... 67 Panorama des outils de conception pour les Mems.......................................... 69

OUTILS CAO POUR LES MICROSYSTEMES ............................................... 67

CONCLUSION....................................................................................................... 75 REFERENCES BIBLIOGRAPHIQUES DU CHAPITRE II............................ 76

CHAPITRE III

EVALUATION DES LOGICIELS MULTI-PHYSIQUES ............. 81

III.1. INTRODUCTION .................................................................................................. 83 III.2. ELECTROSTATIQUE.......................................................................................... 83 III.2.1. Schma lectrique quivalent du micro-commutateur RF ............................... 84III.2.1.1. Expression analytique de l'isolation (transmission l'tat bloqu)......................... 86 III.2.1.2. Expression analytique de la bande disolation 3 dB............................................. 87 III.2.1.3. Expression analytique de la frquence de rsonance ltat bas ............................ 87 III.2.1.4. Expression analytique des pertes d'insertion........................................................... 88

III.2.2.

Ingnierie inverse ............................................................................................. 89

III.2.2.1. Expression analytique de la capacit relle............................................................. 89 III.2.2.2. Mesure de la rugosit .............................................................................................. 91 III.2.2.3. Mthode dingnierie inverse.................................................................................. 93 III.2.2.4. Rsultats .................................................................................................................. 96

tel-00129546, version 1 - 8 Feb 2007

III.2.2.5. Conclusion .............................................................................................................. 98

III.3. ELECTROMAGNETIQUE HAUTES FREQUENCES (HF) ........................... 99 III.3.1. III.3.2. III.3.3. Prliminaire : Paramtres S ............................................................................ 100 Description de la structure test ....................................................................... 101 Conditions aux limites.................................................................................... 101

III.3.3.1. Conditions aux limites : PEC ................................................................................ 102 III.3.3.2. Conditions aux limites : PMC............................................................................... 102 III.3.3.3. Conditions aux limites : PML ............................................................................... 103 III.3.3.4. Implmentation des conditions de type PML dans COMSOL 3.2b...................... 104

III.3.4.

Description des mthodes de modlisation dans les diffrents logiciels........ 105

III.3.4.1. HFSS ..................................................................................................................... 105 III.3.4.2. COMSOL .............................................................................................................. 107 III.3.4.3. ANSYS ................................................................................................................. 108

III.3.5. III.3.6. III.4.1.

Modles simules ........................................................................................... 108 Rsultats et conclusions.................................................................................. 110 Contraintes rsiduelles et facteur de forme lev........................................... 112

III.4. MECANIQUE DES STRUCTURES.................................................................. 112III.4.1.1. Description du microsystme : Antenne Yagi Uda............................................... 112 III.4.1.2. Modle retenu ....................................................................................................... 113 III.4.1.3. Implmentation des contraintes rsiduelles dans les logiciels .............................. 114 III.4.1.4. Possibilits des logiciels........................................................................................ 116 III.4.1.5. Rsultats et perspectives ....................................................................................... 118 III.4.1.6. Amliorations des modles ................................................................................... 119

III.4.2.

Modlisation de lassemblage ........................................................................ 121ANSYS ......................................................................................................... 121 COMSOL...................................................................................................... 121

III.4.2.1. Description des principes de modlisation............................................................ 121 III.4.2.1.1. III.4.2.1.2.

III.4.2.2. Dfinition des matriaux et rsultats..................................................................... 124

III.5. EXEMPLES DE MODELISATION COMPORTEMENTALE...................... 127 III.5.1. Modlisation par description analytique puis calcul numrique .................... 127III.5.1.1. Prambule : Transducteur ..................................................................................... 127 III.5.1.2. Constantes localises : Micro-commutateur capacitif actuation lectrostatique 127

III.5.2.

Modlisation comportementale ...................................................................... 129

III.5.2.1. Calcul analytique de la raideur du pont................................................................. 131 III.5.2.2. Macro modle EF.................................................................................................. 133

III.6. CONCLUSION..................................................................................................... 137 tel-00129546, version 1 - 8 Feb 2007 III.7. REFERENCES BIBLIOGRAPHIQUES DU CHAPITRE III ........................ 138

CHAPITRE IV

PACKAGING...................................................................................... 141

IV.1. INTRODUCTION ................................................................................................ 143 IV.2. SPECIFICATIONS GEOMETRIQUES DU PACKAGING ........................... 143 IV.2.1. IV.2.2. Cadre du projet ............................................................................................... 143 Conception du capot en Foturan..................................................................... 144

IV.2.2.1. Pr-dimensionnement du capot en Foturan........................................................... 144 IV.2.2.2. Fabrication du capot en Foturan............................................................................ 146

IV.3. CONCEPTION DU PACKAGING .................................................................... 148 IV.3.1. Analyse des performances RF........................................................................ 149IV.3.1.1. Dfinitions notations .......................................................................................... 149 IV.3.1.2. Modlisation RF.................................................................................................... 149 IV.3.1.3. tude des interactions : plan dexprience............................................................ 151 IV.3.1.4. tudes de sensibilits ............................................................................................ 153

tel-00129546, version 1 - 8 Feb 2007

IV.3.1.4.1. IV.3.1.4.2.

Influence de la largeur des murs transversaux du capot ............................... 154 Influence de lpaisseur de lanneau de scellement...................................... 155

IV.3.1.5. Conclusions sur ltude de sensibilit ................................................................... 156

IV.3.2.

Minimisation des pertes par dsadaptation .................................................... 156Description de la mthode ............................................................................ 158 Capacit totale - capacits partielles............................................................. 159 Mthode hybride : analytique-numrique..................................................... 161 Validation de la technique ............................................................................ 162

IV.3.2.1. Transforme conforme modifie........................................................................... 157 IV.3.2.1.1. IV.3.2.1.2. IV.3.2.1.3. IV.3.2.1.4.

IV.3.2.2. Adaptation dimpdance : rsultats....................................................................... 164 IV.3.2.3. Conclusions........................................................................................................... 167

IV.4. CRITERES MECANIQUES............................................................................... 167IV.4.1.1. Rsistance mcanique : contrainte de rupture ....................................................... 168 IV.4.1.2. Hermticit : Taux de fuite avant rupture ............................................................. 171 IV.4.1.3. Conclusions........................................................................................................... 173

IV.5. PROCEDES DASSEMBLAGE ......................................................................... 174 IV.5.1. IV.5.2. IV.6.1. Report Flip-Chip............................................................................................. 174 Calibration dispensing.................................................................................... 175 Analyse exprimentale des pertes rapportes par le packaging ..................... 177

IV.6. CARACTERISATIONS RF................................................................................ 177 IV.7. CONCLUSION..................................................................................................... 181 IV.8. REFERENCES BIBLIOGRAPHIQUES DU CHAPITRE IV......................... 182

CONCLUSION GENERALE............................................................................................ 185 PUBLICATIONS ................................................................................................................ 191 ANNEXES ................................................................................................................ 195

ANNEXE A : PROPRIETES DES MATERIAUX .......................................................... 197 ANNEXE B : PROPRIETES DES ALLIAGES EUTECTIQUES ................................ 206 ANNEXE C : PROPRIETES DU FOTURAN ................................................................. 208 ANNEXE D : INTRODUCTION A LA MECANIQUE DES MILIEUX DEFORMABLES ................................................................................................................ 209 tel-00129546, version 1 - 8 Feb 2007 ANNEXE E : THEORIE DES POUTRES ........................................................................ 212 ANNEXE F : THEORIE DE LA RUPTURE .................................................................... 225 ANNEXE G : INTRODUCTION A LA PLASTICITE ................................................. 229 ANNEXE H : INITIATION AU CALCUL PAR ELEMENTS FINIS......................... 240 ANNEXE I : PROGRAMMATION DE LINGENIERIE INVERSE.......................... 244

tel-00129546, version 1 - 8 Feb 2007

CHAPITRE I

ETAT DE LART

1

tel-00129546, version 1 - 8 Feb 2007

Etat de lart

I.1. INTRODUCTION : LES MEMSI.1.1. Dfinition La dnomination MEMS provient de labrviation anglaise de Micro-ElectroMechanical Systems (systmes micro-lectro-mcaniques). Sous cette abrviation, il y a deux dfinitions relativement diffrentes : celle des amricains et celles des europens. En ce qui concerne la dfinition amricaine, un MEMS est un systme lectro-mcanique lchelle du micron (Figure I-1) comprenant des capteurs ainsi que des actionneurs fabriqus avec les techniques de la micro-lectronique conventionnelle (croissance doxyde, dpt de matriaux, lithographie) [I.1][I.2]. Les microsystmes, en ce qui concerne la dfinition europenne, sont des systmes miniaturiss intelligents qui combinent de manire monolithique ou non des capteurs et des actionneurs des fonctions de traitement du signal et de l'information [I.3][I.4]. La fabrication des microsystmes est directement issue des techniques de fabrication utilises pour la ralisation des circuits intgrs (lithographie, dpt de mtaux, gravures). Grce aux techniques de dpt, de gravure de films minces et galement grce aux procds de microusinage du silicium, un empilement de divers matriaux peut tre form, afin de raliser des structures miniatures en trois dimensions.

tel-00129546, version 1 - 8 Feb 2007

Figure I-1. Ordre de grandeur des microsystmes

I.1.2. Historique L'histoire des microsystmes commence par une confrence donne par le professeur Feynman [I.5] au CALTECH lors de la runion annuelle de l'American Physical Society en dcembre 1959 [I.6][I.7]. Le titre de son allocution "Theres Plenty of Room at the Bottom", que l'on peut interprter par : Il y a plein d'espace en bas de l'chelle, Feynman voulait attirer

3

Etat de lart

tel-00129546, version 1 - 8 Feb 2007

l'attention sur l'intrt de la miniaturisation, non pas en terme de taille ou de volume, mais sur le fait que la miniaturisation d'un systme rend possible la multiplication des fonctions ralises par ce systme ou de la quantit d'informations stocke par ce dernier. C'est lui qui parla le premier de micro-machines et qui comprit leur intrt et les problmes soulevs par la physique et la mcanique des petites dimensions. C'est quelques annes aprs l'apparition des premiers circuits intgrs en 1958, par le rcent Prix Nobel Jack Kilby, que l'on dcouvrit la possibilit de fabriquer des structures mcaniques avec des technologies drives de la microlectronique et notamment la lithographie et le dpt de couches minces [I.8][I.9]. Les dveloppements de la micro-mcanique ont t motivs par le fait que les matriaux de la micro-lectronique comme le silicium et le polysilicium possdaient des proprits mcaniques intressantes pour les applications vises. En effet, le silicium et le polysilicium ont des modules d'Young trs levs (respectivement 190 et 160 Gpa) et ils travaillent le plus souvent dans le domaine lastique et non plastique (pas dhystrsis). Dans les annes 60-70, les travaux portrent sur les proprits du silicium et du polysilicium en tant que jauge [I.1] comme la pizo-rsistivit, leffet Seebeck ou la variation de la rsistivit en fonction de la temprature; ils permirent ainsi dutiliser ces matriaux comme transducteurs. On vit apparatre les technologies de micro-usinage en volume [I.9] et en surface [I.10][I.11][I.12] qui utilisrent les techniques de gravure slective dveloppes pour la micro-lectronique. Enfin, les premiers microsystmes intgrs avec l'lectronique (Figure I-2), des capteurs de pression, apparurent [I.13]. Les annes 1990 virent ensuite l'explosion des applications industrielles et l'apparition de technologies standardises utilises pour diffrentes applications. Puis, ce fut l'intgration monolithique avec l'lectronique et l'apparition des premiers outils de CAO. C'est dans les annes 90 galement qu'apparurent les initiatives telles que la fabrication multi-utilisateurs, pratique par MCNC/CRONOS ou par les services CMP et MOSIS par exemple, qui permirent laccs faible cot ces technologies. 1980 : Carte 50 cm

1- Alignement

2002 : puce 3mm

ADXL-50

ADXL-202 (2D)

Figure I-2. Miniaturisation Acclromtre Motorola (airbag)

I.1.3. Domaines dapplications des MEMS Avec lexplosion des microsystmes ces dernires annes, les domaines dutilisations des MEMS sont trs vastes. Nanmoins, on peut les rpartir en quatre principales catgories, que sont : les capteurs, les MOEMS, les RF MEMS et les BioMEMS [I.16]. La Figure I-3 donne pour chaque domaine quelques exemples dapplications. 4

Etat de lart

Capteurs de pression Centrale dinertie Capteurs chimique Etc Micro commutateur Capacits variables Rsonateurs, dphaseurs Filtres RF, antennes,duplexeurs

CAPTEURS

MOEMS

Micromirroirs Switchs optiques Cavit optique Etc Puce ADN Micro-racteur chimique Microvalve/Micropompe Etc

MEMSRF MEMS BioMEMS

Matrices de commutation

Figure I-3. Domaines des MEMS - Exemples

tel-00129546, version 1 - 8 Feb 2007

Dans le domaine de laronautique [I.14][I.15], les applications envisageables sont trs importantes. On y retrouve en majorit des capteurs, rpondant par exemples des fonctions de mesures inertielle et de pression (acclromtre, gyroscope ), des fonctions de stabilisation (capteur de terre, capteurs dtoiles). Ce domaine prometteur, fait galement place de nouvelles potentialits comme celles dveloppes par les programmes de recherches sur les micro-satellites et nano-satellites, avec par exemple lavnement de nouveau systme de propulsion (micro-propulseurs [I.15]). Les applications automobiles profitent quant elles des avantages des microsystmes en termes de cot, dintgration, de miniaturisation et galement de communication sans fil, rendant possible une interrogation du mems distance (cas des capteurs de pression dans les roues avec communication radiofrquence). Les microsystmes permettent alors la multiplication des capteurs et des systmes de mesures dans tous sous-ensembles de la voiture tels que : - La scurit : dclencheurs dairbag avec les acclromtres et les dtecteurs doccupation des siges, les capteurs de pression tl interrogs dans les pneus et les systmes optiques intelligents. - Les suspensions actives : avec lintgration dans les essieux de centrales inertielles et les inclinomtres. - Les systmes danti-patinage : avec lemploi de gyroscopes. - La pollution : avec les capteurs de gaz (CO, CO2) dans les chappements. - La propulsion : avec diffrents capteurs tels que les capteurs de pression, de temprature, de flux etc. Les microsystmes trouvent aussi beaucoup d'applications dans le domaine de l'lectronique et des tlcommunications. Lobjectif tant de remplacer certaines fonctions actuellement ralises base de circuits intgrs par des microsystmes capables de meilleures performances : faibles pertes hyperfrquences, grande linarit et faible consommation. Les technologies ddies aux tlcommunications, diriges par des enjeux industriels importants, subissent galement une forte croissance. De cette croissance, rsulte lencombrement du spectre en frquence, favorisant ainsi lmergence de systmes fonctionnant plus hautes frquences. Cette ncessit est trs favorable lutilisation de la technologie MEMS, on nomme ce type de microsystmes des MEMS Radio Frquence. 5

Etat de lart

Plusieurs types de composants ou de fonctions lectroniques sont fabriqus laide de composants MEMS. Nous pouvons citer comme composant passif couramment utilis en hyper frquence : la bobine. Les micro-commutateurs [I.17] (Figure I-4) sont galement trs utiliss dans ce domaine, ils servent de briques de base pour la ralisation de fonctions plus complexes telles que les filtres reconfigurables, les capacits variables, les redistribueurs de signaux etc. [I.18][I.19][I.20].

tel-00129546, version 1 - 8 Feb 2007

commutateur Raytheon ([I.21],[I.22] et [I.23]).

Commutateurs de l'universit de Perdue [I.24]

Commutateur ohmique de Rockwell Scientific [I.25]

Commutateur LAAS-CNRS

Figure I-4 Exemples de micro-commutateurs

I.1.4. Les MEMS sont une ralit venir Les MEMS couvrent de nombreux domaines dapplications, aussi cette pluridisciplinarit laisse entrevoir louverture dun nouveau march. Par exemple, la trs forte industrialisation des capteurs (Figure I-5 et Figure I-6) ainsi que lvolution du march (Figure I-7) corrobore cette perspective de production de masse.

6

Etat de lart

40 35 30 25 20 15 10 5 0ut iq ue n ile er in e uc tio to m ob ag ec m n

% Valeur

e

cu r it

ric ul

Pr od

M d

re a

S

El ec t ro

Bu

Figure I-5. Rpartition du march des capteurs (en valeur) par utilisateurs [I.26]

Dbit

tel-00129546, version 1 - 8 Feb 2007

En

Temprature

Dplacement Pression Niveau AutresFigure I-6. Rpartition du march des capteurs (par nombre) par catgorie [I.26]

Les MEMS seront capables de sentir, danalyser chimiquement, de dtecter des acclrations, de trier, mlanger, analyser des pico-quantits de liquides, de gnrer puis traiter des signaux lumineux Les estimations du march daujourdhui varient de 3 10 milliards de dollars principalement pour la vente dacclromtres pour airbag, de dtecteurs de pression, de ttes de lecture pour disques durs, de ttes dimpression pour imprimantes et de quelques laboratoires sur puces (Figure I-7). Certains spcialistes estiment que le march dpassera les 100 milliards de dollars pour atteindre un jour un ordre de grandeur quivalent celui de la microlectronique. Ces perspectives stimulent depuis de nombreuses annes, outre atlantique, les investissements publics et privs, la mise en rseau des comptences, la cration de nouveaux laboratoires et de nouvelles formations universitaires.

7

vir on

Au

Ag

ne

Position

m en

tu r

t

Etat de lart

Lactivit industrielle de ce secteur aux Etats-Unis a t particulirement importante depuis 1999 avec lapparition de trs nombreuses start-ups et des investissements et acquisitions estims environ 11 milliards de dollars.2000 Nombre en million de pices 1800 1600 1400 1200 1000 800 600 400 200 0 1996 20024000

tel-00129546, version 1 - 8 Feb 2007

Cependant, la commercialisation de certaines technologies est parfois retarde. Les raisons souvent voques concernent les problmes de cot, doptimisation des procds dlaboration, de packaging, les procdures de tests, le manque de standard et doutils de conception assiste par ordinateur. Concernant les commutateurs MEMS RF, ceci passe par la rsolution des problmes de mise en botier (Packaging) et de fiabilit afin quils obtiennent le succs escompt. La partie suivante repose sur un tour dhorizon des techniques de mise en botier et des moyens de caractrisation indispensables pour valuer la qualit de lencapsulation.

T de te dis qu s d' im e d ur pr D P a es s ia g ce i o n P r no s m a ke o ti C th cs i rs ap se n v te s ur au itro s d C ap de itiv te pr es ur s e ss ch io im n Im iqu A c ag es c eu l r s ro m IR M ag Gy t r o res n M tor sco ic s p r G osp ista es l u l e ct n c C es r om es ap te lect tre ur r s on s N an i qu e In z tico es te rru lect llisi pt ron on eu r s ique o s La pti bs qu on es ch ip

T

te s

Figure I-7. Evolution du march des capteurs (en nombre) [I.26]

8

Etat de lart

I.2. TECHNIQUES DE MISES EN BOITIER DES MEMSI.2.1. Introduction Le packaging est une tape cruciale du procd de fabrication des microsystmes. Cette tape permet de garantir simultanment une protection du dispositif par rapport aux lments nocifs de son environnement (poussires, humidit), une connexion avec la partie lectronique et ventuellement une interaction avec un milieu donn (ex: capteurs). Dans ce contexte, et contrairement au packaging des circuits intgrs, il nexiste pas de packaging universel. Ceci est d essentiellement la grande diversit des microsystmes. La conception et la ralisation du packaging doit tre compatible avec le type du microsystme et ses particularits. Une intgration monolithique des MEMS-RF et des circuits intgrs (above IC) permet une meilleure miniaturisation, une diminution des phnomnes parasites et une rduction du cot. Dans ce cas, des contraintes supplmentaires lies la technologie mise en place sont tenir en compte lors de ltape du packaging. Certains MEMS-RF (micro-commutateurs, micro-rsonateurs) contiennent des parties mobiles fragiles. Ces parties doivent tre encapsules dans un environnement hermtique, stable et mcaniquement robuste pour une protection au cours du fonctionnement mais aussi au cours des tapes technologiques ultrieures. Le packaging doit galement garantir lintgrit du MEMS en terme de performances lectrique, et de fiabilit, par exemple : 0,5 dB de pertes supplmentaire sur le dispositif rduit considrablement lintrt des MEMS RF. Dans le cadre de cette thse, on sintresse au packaging de ce type de MEMS-RF. Pour ce type de microsystmes, deux grandes options sont possibles: La ralisation de circuits intgrs hybride (HIC), technologie dite stand alone qui consiste intgrer sur un mme substrat hte des circuits passifs, actifs et tous les microsystmes ncessaires une fonction donne. La ralisation de circuits intgrs monolithiques micro-onde (MMIC), technologie appele aussi above IC qui consiste placer les composants MEMS en partie suprieure des circuits intgrs, au-dessus des dernires couches de mtallisation, en rajoutant des tapes technologiques dans la fabrication de ces circuits. Dans ce cas, la technique de packaging doit tre compatible non seulement avec la technologie microsystmes, mais aussi avec la technologie de fabrication des circuits intgrs mise en place. Lintgration monolithique des MEMS-RF (above IC) impose de surcrot que ltape de mise en botier au niveau du wafer (wafer level packaging - WLP): (i) respecte le budget thermique impos par la filire. Gnralement, la temprature ne doit pas dpasser 450C pendant une dure de 15 20 min dans le but dviter des problmes de disfonctionnement essentiellement lis une diffusion non contrle (ex: Al/Si au niveau des contacts source et drain des transistors). (ii) ne doit pas apporter de contaminants pour les circuits intgrs (mtaux lourds, alcalins). Il est noter que seule la prsence de quelques mtaux est accepte en salle blanche (Ni, Co, Ti, Al, Mo,Au).

tel-00129546, version 1 - 8 Feb 2007

9

Etat de lart

Ainsi, la fonction principale du packaging est de permettre lintgration du MEMS en tenant compte des contraintes du cahier des charges fonctionnel selon le type dapplication, par exemple : Objectifs : Encapsulant Protection contre les agressions extrieures (Figure I-8 et Figure I-10) Dissipation thermique - Evacuation de la chaleur (Figure I-9) Botier - Homognisation thermique Interconnexions - Transmission des signaux - lectriques - Optiques - Autres Figure I-8. Proctection vis vis de l'extrieur Performances [I.27] - Vitesse - Consommation - Bruit - Autres Ambiance interne contrle - Gaz / Vide Substrat hte - Pression - Hermticit Figure I-9. Dissipation thermique [I.27] - Etanchit Respect du budget thermique (MMIC-HIC-Flambement ....) Minimisation de la taille Minimisation du poids Minimisation du cot

tel-00129546, version 1 - 8 Feb 2007

Temprature Fc2 Fc3 Fc4

Chimique Fc1 Fc9 Gaz Fc8 Fc7 Pression Corrosion

Humidit Sollicitations mcaniques

PACKAGINGFc5 Fc6

Vibrations

Particules

Figure I-10. Domaines de protection du packaging

10

Etat de lart

I.2.2. Les niveaux dassemblages On dfinit cinq niveaux dassemblages selon le degr dintgration [I.30] [I.27] : Niveau 0 : Encapsulation des composants lectronique sur une mme puce Films minces (photolithographie...) Report de capot (collage, wafer bonding, flip chip...) Niveau 1 : Interconnexion et intgration de la puce dans des circuits intgrs Ex : montage en CI de composants MOS Techniques : collage, microsoudure, encapsulation, flip chip,etc.. Niveau 2 : intgration des CI sur un support Ex : montage des CI sur des cartes de circuits imprims Techniques : montage en surface, multi chip module, Niveau 3 : intgration des supports sur un support commun pour crer le systme Ex : assemblage de plusieurs cartes sur un rack Techniques : Cblage, multi chip module, assemblage 3D Niveau 4 : intgration du systme dans son environnement Ex : connexion du rack au secteur

Niveau 0

Niveau 1

Niveau 2

tel-00129546, version 1 - 8 Feb 2007

Niveau 3

Niveau 4

11

Etat de lart

I.2.3. Packaging niveau zro : Wafer Level Packaging Le type de packaging que lon se propose danalyser dans cette thse, est le packaging de niveau zro : il sagit dune technique dencapsulation au niveau du wafer. On distingue deux techniques de packaging niveau zro, suivant quelle est ralise lors de la fabrication du MEMS (Wafer Level Thin Film Packaging) ou bien que lon vient rapporter un capot sur la puce MEMS (Wafer Scale Packaging). I.2.3.1. Dfinitions : Wafer Level Thin Film Packaging (WLTFP) [I.33] : Le packaging est ralis en mme temps que le MEMS RF par des techniques conventionnelles de dpts de couches mtalliques et/ou dilectriques (centrifugation, vaporation, pulvrisation, PECVD, LPCVD) sur une couche sacrificielle qui sera par la suite supprime (Tableau I.1). L'assemblage mcanique entre le capot et le substrat est ici li aux proprits d'adhrence de la couche reporte. Cette technique a t dveloppe notamment dans [I.31] et [I.32].

tel-00129546, version 1 - 8 Feb 2007

MEMS protger

(a) Dpt dune couche sacrificielle (rsine )

(b) Dpt dune couche mtallique ou organique ralisant le capot

(c) Gravure de trous dans le capot

(d) Libration du capot par gravure humide (solvants) ou sche (plasma)

(e) Scellement des ouvertures par depot dune couche mtallique ou organique (dilectrique, polymre )

(f) Ouverture des contacts pour les interconnexions

Tableau I.1. Description de la technique de packaging en couche mince

Wafer Scale Packaging (WSP) [I.33] :

Il sagit dun capot (verre, silicium, polymre) rapport sur le substrat qui contient le MEMS, les deux parties tant fabriques indpendamment. Techniquement plus simple que le WLTFP, le WSP peut galement tre envisag de faon collective. L'assemblage consiste ici assurer l'interconnexion mcanique entre les surfaces du capot et du substrat.

12

Etat de lart

Au niveau du WSP, nous avons trois principales mthodes dassemblage (Tableau I.2), on distingue : A. Lencapsulation du MEMS au niveau de la puce (Chip Level MEMS Encapsulation) a. Ralisation des MEMS et des capots b. Dcoupe des MEMS et des capots individuellement c. Assemblage du capot sur le MEMS B. Lencapsulation des MEMS au niveau du wafer avec des capots individuels (Wafer Level Chip Scale MEMS Encapsulation) a. Ralisation des MEMS et des capots b. Dcoupe des capots individuellement c. Assemblage des capots unitaires sur le substrat hte des MEMS d. Dcoupe finale pour obtenir un MEMS encapsul C. Lencapsulation collective des MEMS au niveau du wafer (Wafer Level Wafer-Scale MEMS Encapsulation) a. Ralisation des MEMS et des capots b. Report collectif des capots sur le substrat hte des MEMS (wafer/wafer) c. Dcoupe finale pour obtenir un MEMS encapsultel-00129546, version 1 - 8 Feb 2007Fabrication des capots

Fabrication des MEMS

Dcoupe finale

Dcoupe finale

Tableau I.2. Description des trois mthodes de WSP

13

Etat de lart

I.2.3.2. Principaux avantages et inconvnients

Le Tableau I.3 numre, de faon qualitative, les principaux avantages et inconvnients associs aux diffrentes techniques.Techniques Avantages Wafer Level Thin Film Mems encapsul durant le procd de fabrication Packaging Inconvnients Libration difficile Problme de collage Faible surface dencapsulation Faible rsistance aux chocs Contrle post-packaging difficile Un chec lors de la ralisation des capots implique la perte des MEMS ! Mems non protg durant la dcoupe Dommage possible Contamination... Petite production, peu davenir industriel (pas collectif) Mise en uvre quasi-automatique (alignement) Moyenne production Mise en uvre quasi-automatique (alignement)

Protection du Mems avant la dcoupe

Chip Level MEMS Encapsulation

Planit moyenne Faible compression Assemblage facile

tel-00129546, version 1 - 8 Feb 2007

Wafer Level Chip Scale MEMS Encapsulation

Wafer Level WaferScale MEMS Encapsulation

Planit moyenne Encapsulation des Mems oprationnels Protection du Mems avant la dcoupe Faible compression Cot de production Collectif Robuste Protection du Mems avant la dcoupe Rapidit

Bonne planit Effort de compression leve Investissement coteux Alignement

Tableau I.3. Avantages-inconvnients des diffrentes techniques

Les cavits scelles obtenues par couches minces (Wafer Level Thin Film Packaging) prsentent deux problmes majeurs, qui sont : une faible tenue mcanique (chocs) et une tape de libration difficile. De ce fait cette approche ne sera pas retenue dans le cadre de cette thse. Il est galement primordial de prendre en compte ltape finale de dcoupe des composants car suivant la technique de discrtisation, de fortes incompatibilits peuvent subsister avec lintgrit du Mems. La Figure I-11 prsente une technique de dcoupe, couramment utilise, par scie diamante.Fluide de refroidissement Rotation

Flange Lame

Wafer Adhsif Chuck

Dplacement

Figure I-11. Principe de dcoupe par scie diamante [I.27]

14

Etat de lart

Quelle que soit la technique (Tableau I.4 et Figure I-12), la discrtisation est une tape critique car elle engendre notamment des problmes de contamination (poussires-humidit, Figure I-13), des contraintes mcaniques (cisaillement) et/ou thermique pouvant provoquer la dlamination des capots.Clivage Avantages Scribbing Scie Laser Jet deau Plasma

Rapide Mise en uvre simple Sec Cot Poli optique

Reproducti- Reproductibilit Reproductibilit Collectif bilit Matriaux durs Matriaux durs Propre Varit des procds Mise en Humide uvre Poussires Cot Cot quipement quipement Mise en oeuvre

Axes de Qualit dcoupe Poussires Humide discrtisation Reproductibilit Poussires Poussires Positionnement Matriaux durs Cot Cot quipement Reproductibilit quipement Bilan thermique Matriaux durs Mise en Mise en oeuvre uvre

Inconvnients

Tableau I.4. Avantages-inconvnients des diffrentes techniques de discrtisation [I.27]

tel-00129546, version 1 - 8 Feb 2007

Scribbing

Scie Figure I-12. Description de trois techniques de dcoupe [I.27]

Laser

(a)

(b)

Figure I-13. Dcoupe par scie diamante : (a) avec et (b) sans craquellements [I.27]

La technique de packaging au niveau de la puce (Chip Level MEMS Encapsulation) ne permet pas de protger le Mems avant la dcoupe. Cette technique est nanmoins utilisable lors de la phase de dveloppement du Mems.

15

Etat de lart

I.2.4. Mthodes de report de capots

Lapproche usuelle consiste assembler un capot (verre, silicium, polymrecf Tableau I.5), sur le substrat du microsystme, les deux parties tant fabriques indpendamment. Les capots sont obtenus simultanment par micro-usinage en volume, par les techniques de gravure issue de la technologie microlectronique.Hermticit possible Technologie tablie Solution rpandue Inspection postpackaging Oui Non Poss. Oui Non

Capots

tel-00129546, version 1 - 8 Feb 2007

Verre Si Polymre structur Foturan1 Cramique LTCC

++ +++ + +++

+ + + + +

----+

------

++ ++ ++ ++

Tableau I.5. Description qualitative de quelques capots vis vis de leurs potentialits

Suivant les caractristiques des surfaces en contact, du budget thermique admissible, des contraintes rapportes, etc ..., diffrentes techniques d'assemblage peuvent tre envisages. Dans cette section, nous citons les principales techniques utilises.I.2.4.1. Report avec couche intermdiaire de scellement Lassemblage par verre fritt (Glass frit bonding) :

Cet assemblage utilise du verre fritt (pte) comme couche intermdiaire de scellement (Figure I-14). Le verre fritt est dpos sur le substrat par prformes, par spin on, par screen printing, par srigraphie ou bien par photolithographie. Puis une thermo-compression, sous une pression dau moins 1 PSI la temprature de fusion comprise entre 400C et 600C, permet de raliser le scellement qui peut par ailleurs tre effectu sous vide ou sous atmosphre contrle. Outre une temprature relativement leve, cette mthode prsente linconvnient davoir un faible contrle dimensionnel du joint de scellement en verre fritt.Substrat 2 Substrat 1 Pte de verre fritt

Figure I-14. Assemblage par verre fritt (Glass frit bonding)

Cette technique a t utilise, pour le packaging de micro-commutateur ohmique en technologie SOI, par [I.39].

1

Foturan :Verre photosensible

16

Wafer Level (wafer/wafer)

Chip Level (puce/puce)

Pertes RF

Accs

+ + + +

Etat de lart

Lassemblage par brasage (solder bonding) :

Lassemblage par brasage consiste assembler deux solides laide dun alliage de brasure de temprature de fusion bien infrieure celle des deux solides assembler. En gnral, on utilise des alliages de composition eutectique (Tableau I.6). Cette technique ncessite le dpt au pralable dune couche mtallique daccroche (ex : Au/Ni) sur les deux surfaces assembler (Figure I-15). Le budget thermique est relativement faible (118C pour 52In48Sn et 183C pour 63Sn37Pb) et la soudure est forte et hermtique.Temprature Eutectique Transition Liquide Solide Composition des alliages eutectique (% massique)

C 118 143,3 144 145 177 183 199 217 217 221 227 266 280 303 356 382 424 525 780 52 97 60 51 68 63 91 90 96 97 99 83 80 98 88 95 55 45 72 In In Bi Sn Sn Sn Sn Sn Sn Sn Sn Cd Au Pb Au Zn Ge Ag Ag 48 3 40 31 32 37 9 10 3,8 3,5 1 17 20 2,5 12 5 45 38 28 Sn Ag Cd Pb Cd Pb Zn Au Ag Ag Cu Zn Sn Ag Ge Al Al Au Cu

tel-00129546, version 1 - 8 Feb 2007

18

Cd

0,7

Cu

17

Ge

Tableau I.6. Exemples de quelques alliages eutectiques (voir annexe B pour plus de dtails)

Substrat 2 Couche daccroche (ex : Au/Ni) Substrat 1 Figure I-15. Soudure par brasage

Alliage eutectique (ex : PbSn)

Cette technique a t utilise, pour valuer les pertes par dsadaptation engendres par lanneau mtallique de scellement sur des lignes coplanaires, par [I.39][I.40].

17

Etat de lart

Lassemblage par soudure eutectique (eutectic bonding) :

Lassemblage par soudure eutectique directe consiste assembler deux substrats laide dun scellement mtallique ralisant un alliage eutectique avec les wafers. La Figure I-16 donne lexemple dune soudure de deux substrats en silicium en utilisant de lor (a) ou bien de laluminium (b), afin de former un alliage eutectique (ex : 97Au3Si @ 363C, Tableau I.7). La temprature eutectique est bien infrieure la temprature de fusion des deux substrats assembler. La liaison procure par cette soudure est forte et hermtique.Wafer Si Au Wafer Si (a) Soudure eutectique Au-Si Wafer Si (b) Soudure eutectique Au-Al Wafer Si Al

Figure I-16. Soudure eutectique Temprature Eutectique

tel-00129546, version 1 - 8 Feb 2007

C 363 577

Composition eutectique (% massique)

97 88

Au Al

3 12

Si Si

Tableau I.7. Alliages eutectiques Si-Au et Si-Al

Lassemblage par polymre (polymer bonding) :

Lassemblage par polymre consiste structurer sur le capot ou sur le substrat du Mems, un anneau de polymre utilis comme adhsif. Les polymres utiliss sont les poxies, les silicones, les rsines photosensibles (BCB, SU8...) et les polyimides (Liquid cristal polymer LCP...). Cette technique est relativement simple, faible cot et utilise basse temprature. Nanmoins, elle ne permet pas un assemblage hermtique et implique un dgazage des solvants dans la cavit. La Figure I-17 donne lexemple dun scellement par un polymre thermoplastique (Liquid Cristal Polymer LCP) avec un apport thermique fourni par un rayonnement laser en proche infra-rouge (NIR) [I.41][I.42]. Une fine couche de matriau absorbant les longueurs dondes infra-rouge est dpose sur les surfaces sceller, ensuite le collage seffectue lors de la monte en temprature de ce matriau par lactivation laser.

18

Etat de lart

Laser NIR

Substrat hte

Anneau LCP+ absorbant IR

Capot LCP

Matriau absorbant IR

LCP moul Cavit LCP aprs soudure

tel-00129546, version 1 - 8 Feb 2007

Figure I-17. Principe de la soudure utilisant un polymre LCP rticul par laser (Foster Miller, Inc)[I.41][I.42]

La Figure I-18 montre un scellement par un polymre photosensible, le Benzo-cyclobutne [I.43]. Ce polymre prsente lavantage dtre simple structurer (photolithographie), de dgazer peu de solvant, dtre quasi-tanche (faible absorption dhumidit), de possder dexcellentes proprits dilectrique, dtre rticul temprature relativement basse (180C250C) et dtre bas cot. Mais lhermticit nest pas garantie, il faudra pour cela rajouter une tape de mtallisation ou bien de dpt dune couche minrale (SiNx-SixNy).

Figure I-18.Principe de la soudure parBCB [I.43]

Lassemblage par fusion locale :

Cette technique consiste assembler deux solides laide dune couche mince intermdiaire (alliage ou mtal). Elle met un uvre un chauffage localis au lieu du chauffage classique global (fours). En effet le matriau constituant la couche mince est la fois le matriau dassemblage et llment chauff localement [I.36]. Le chauffage se fait par effet joule (micro-heater, Figure I-19 et [I.44]) ou par assistance laser (Figure I-20 et [I.45]). Lisolation

19

Etat de lart

thermique et lectrique se fait en dposant une couche organique (ex : oxyde de silicium) proximit de la zone de chauffage. Lassemblage par fusion locale est une technique complexe mettre en uvre car elle ncessite une bonne matrise de la temprature (confinement au niveau de linterface dassemblage, isolation thermique du substrat).

tel-00129546, version 1 - 8 Feb 2007

Distribution de la temprature dans un micro-heater en polysilicium de 50 m de long Figure I-19. Exemple de ralisation utilisant des micro-heater en poly-silicium [I.44]

Faisceau laser

BCB

Masque de transmission Substrat 1 BCB Substrat 2 Mems Soudure verre-silicium par laser avec un anneau de BCBFigure I-20. Soudure locale assiste par laser [I.45]

20

Etat de lart

I.2.4.2. Report sans couche intermdiaire Lassemblage par soudure anodique (anodic bonding) :

tel-00129546, version 1 - 8 Feb 2007

Pour la premire fois dmontre en 1969, le collage anodique permet lassemblage dune plaquette de silicium (ou de mtal) une plaquette de verre, ceci en appliquant une diffrence de potentiel (jusqu 1500 V) entre les deux plaquettes avec des tempratures comprises entre 300C et 500C, durant 5 10 minutes (Figure I-21). Cette diffrence de potentiel provoque la migration des cations Na+ vers la surface du verre et celle des anions O2- vers linterface silicium/verre. Ainsi, une zone de dpltion est cre linterface, crant linterface Silicium/Verre un fort champ lectrique. Celui-ci gnre une force entre les deux substrats qui permet une mise en contact intime des deux matriaux. Une raction chimique des interfaces assure ensuite un lien permanent. Cette mthode nest pas compatible avec la technologie MOS car elle gnre des ions alkalins et engendre un champ lectrique fort qui altre les proprits lectriques des MOS (augmentation de la charge dans les oxydes prsents, en particulier les oxydes de grille des transistors). De ce fait, cette technique est priori incompatible avec la technologie above IC [I.34][I.35].

Na+ Na+ Na+ Na+ Na+ Na+ Na+ ~1kv O2- O2- O2- O2- O2- O2- O2- O2Si4+ Si4+ Si4+ Si4+ Si4+ Si4+ Si4+ Si4+

Verre Si + 2O2- SiO2 + 4eSilicium

Figure I-21. Principe de la soudure anodique

Nanmoins, cette mthode requiert une planit des surfaces en contact de lordre du micron, permet un assemblage trs rsistant mcaniquement et hermtique.

Lassemblage par soudure directe silicium (Fusion bonding) :

Pour la premire fois dmontre en 1986, lassemblage par soudure directe permet de lier deux substrats de silicium, dexcellente planit (quelques nanomtres) et de faible rugosit (quelques ). Cette mthode est base sur la cration de liaison de type Van Der Waals ( temprature ambiante) ou de type Si-O-Si haute temprature ( >800C). Les liaisons de type Van Der Waals ntant pas solide mcaniquement (dcollage par le test de la lame de rasoir), on retiendra uniquement le procd de fusion (Figure I-22) qui permet davoir une soudure trs rsistante et hermtique. On notera galement quil ny a pas de contrainte thermomcanique rapporte (mme CTE). Par rapport la soudure anodique, on observe une plus grande tenue en temprature et labsence dions alkalins.

21

Etat de lart

A temprature ambiante ladhesion des wafers de silicium est de type Van Der Waals (pont dhydrogne)

A haute temprature (>800C), les groupements dhydroxydes ragissent ensemble pour former de leau et produire la liaison Si-O-Si permettant la fusion des deux wafers.

Figure I-22. Mcanisme physico-chimique de la fusion

Lassemblage par diffusion en phase solide (solid state diffusion bonding) :

tel-00129546, version 1 - 8 Feb 2007

Cette technique consiste mettre en contact les deux solides assembler suivi dun maintien isotherme sous une pression dtermine. Ceci demande en particulier une trs faible rugosit des surfaces assembler et surtout labsence totale de toute couche superficielle (oxydes, nitrures etc.). La liaison interfaciale est alors ralise par un processus de diffusion ltat solide (avec ou sans formation de phases intermdiaires). Dans la littrature, il existe un grand nombre dtudes sur la ractivit interfaciale mtal/silicium (mtal: Ni, Co, Ti, Mo, etc.) en configuration couches minces. Gnralement, il ressort de ces tudes que les phnomnes dinterdiffusion et surtout de formation de phases intermdiaires ont lieu des tempratures relativement basses (200-300C). Par ailleurs, les tudes de couples de diffusion massifs semblent tre limites aux hautes tempratures (>500C), la raison principale tant que les phnomnes de diffusion ltat solide sont lents basse temprature[I.37][I.38]. Ceci sajoute une relle difficult de dsoxydation des surfaces mtalliques.I.2.4.3. Rsum des diffrentes techniquesTemprature C >400 180-400 100-300 150-300 300-500 700-1400 200-300 Contrainte de cisaillement de rupture (Mpa) 20 15-20 >30 >20

Techniques Verre fritt Eutectique Brasure Polymre Anodique Fusion Diffusion

Hermticit OUI OUI OUI NON OUI OUI OUI

Fiabilit

Commentaires Bien pour des surfaces non planes Surfaces planes Ncessite une couche daccroche Simple, bas cot, surfaces accidentes possibles, dgazage Planit ~1mTension de 300 1kV Planit ~1nm- Nettoyage des surfaces Surfaces planes, peu rugueuses et nttoyes

22

Etat de lart

I.3. LE PACKAGING SOUS VIDEI.3.1. Introduction

Le packaging sous vide est requis dans certaines applications, notamment pour saffranchir damortissement visqueux, de phnomnes de collage due la prsence dhumidit (selon la nature du gaz). Par exemple, le facteur de qualit dun rsonateur se trouve amlior dun facteur suprieur 500 si lon passe de la pression atmosphrique au vide. En ce qui concerne les micro-commutateurs RF, il faudra veiller un compromis sur le niveau de vide vis--vis des performances (temps dactuation, auto-actuation par oscillations libres...) souhaites ainsi que de la fiabilit. En effet, la Figure I-23 montre linfluence du niveau de vide sur le temps dactuation et les oscillations dun micro-commutateur capacitif.

1 Bar

2.10-4 Bar

tel-00129546, version 1 - 8 Feb 2007

Figure I-23. Influence du niveau de vide sur le temps d'actuation [I.46]

La diminution de la pression permet une diminution du temps de commutation mais en contre partie elle peut gnrer des oscillations suivant le niveau de pression et la rigidit mcanique du micro-commutateur [I.46] (Figure I-24).On remarque que le micro-commutateur possdant une faible rigidit mcanique, se retrouve en oscillations libre partir de 0.125 bar !

Figure I-24.Influence du niveau de vide et de la rigidit sur les oscillations [I.46]

23

Etat de lart

I.3.2. Getters

Lors de ltape dassemblages, les diffrents matriaux (capot, scellement, substrat) vont dgazer (solvant, humidit...), entranant une contamination rsiduelle dans la cavit. En effet, par exemple la raction chimique durant la soudure anodique gnre de loxygne qui va introduire une pression dans la cavit de 100 400 Torr (13-53 kPa), de mme la dsorption de gaz aprs la brasure gnre une pression de lordre de 2 Torr (266 Pa).De plus en fonctionnement, suivant la solution dassemblage retenue, une contamination de lextrieur peut se produire par lexistence de fuite. Ainsi, lorsque lon souhaite un fonctionnement du Mems sous vide et sans humidit rsiduelle, il est impratif de dposer lintrieur de la cavit (capot) un matriau capable de piger les particules (poussires), lhumidit et des molcules gazeuses [I.50]. On nomme un tel matriau : un getter.MEMS Getter

tel-00129546, version 1 - 8 Feb 2007

Anneau de scellement

Substrat

Interconnexion

Figure I-25. Getters - application hermtique

Un getter peut tre un mtal pur ou bien un alliage, par exemple alliage de: Ba, Al, Ti, Zr, V, Fe etc....Ils sont fabriqus par des techniques de frittage (poudre mtallique, Figure I-26), par dpt de film en couche mince et commercialiss sous forme de plaquette. Le dpt seffectue directement dans le capot par compression pour les getters non vaporables (NEG) ou par vaporation pour les NanoGetters [I.47].

Image (x 200) dun NEG obtenu par frittage

Image (x 200) dun film mince de NanoGetterTM

Figure I-26. Exemples de getters

I.4. LES INTERCONNEXIONSSi lon opte pour une intgration monolithique des Mems (above IC), alors les interconnexions feront partie intgrante de ltape dassemblage de niveau 1 entre la puce et la carte des circuits intgrs. Dans ce cas, la fonction dinterconnexion et de packaging est dcouple. Mais si lon choisi une intgration hybride (stand alone), qui consiste intgrer sur un mme substrat hte des circuits passifs, actifs et tous les microsystmes ncessaires une fonction donne, alors il faudra tenir compte des interconnexions lors de la conception du packaging.

24

Etat de lart

Dans ce cas, on a trois possibilits de sortie pour la prise de contacts lectriques (Figure I-27) : Au niveau de la face suprieure du silicium, on parle alors dalimentation traversante Au niveau de la face infrieure de silicium, par le biais de trous mtalliss (vias) A travers le capot, galement par des vias

Capot BCB 20 um Si 400 um Or 2 um Ligne traversante Anneau de BCB 10 um

tel-00129546, version 1 - 8 Feb 2007

Figure I-27. Alimentation : (a) traversante - (b) (resp.c) par vias dans le capot (resp. dans le wafer)

Pour chacune de ces possibilits, on retrouve deux mthodes classiques pour raliser les interconnexions, lune filaire (wire bonding) et lautre par plots mtalliques. Nous dtaillons ces mthodes dans les sections suivantes.I.4.1. Technique filaire : Wire Bonding

Il sagit dune technique industriellement rpandue, base sur des interconnexions ralises au moyen de fils conducteurs (or, argent...) entre deux plots mtalliques (pads). Elle ne permet de raliser des interconnexions de forte densit mais cela ne pose pas de problmes pour les Mems car peu de connexions sont requises. On distingue deux techniques : ball bonding et wedge bonding (Figure I-28 et Figure I-29).

25

Etat de lart

clamp Claquage lectrique

cble

Force Ultrason

TC Formation de la boule (claquage lectrique ou flamme dhydrogne) Descente et soudure Remonte pour formation de la boucle Formation de la boucle et coupure du fil

tel-00129546, version 1 - 8 Feb 2007

Photo MEB - Ralisation LAAS

Micro-moteur, Heriot Watt University

Figure I-28. Description du ball bonding - exemples de ralisations Force

clamp

cble

Ultrason

TC

Descente

Soudure

Remonte pour formation de la boucle

Formation de la boucle et coupure du fil

Photo MEB - Ralisation LAAS

Acclromtre, Silicon Designs Inc

Figure I-29. Description du wedge bonding - exemples de ralisations [I.27]

26

Etat de lart

tel-00129546, version 1 - 8 Feb 2007

Le Tableau I.8 donne les caractristiques de mise en uvre du Wedge et Ball Bonding. Ces techniques sont quasi similaires, on notera nanmoins une densit moins importante pour le Ball Bonding mais une frquence de fabrication plus leve en mode automatique. De plus il est important de souligner que ces techniques ncessitent lutilisation dultrasons pouvant tre nfaste pour le Mems. Ball bonding Wedge bonding Force 139C) puis lon chauffe la solution 80C-100C. Ds que lon dtecte la prsence de bulles pour une temprature donne, on obtient (abaque) le taux de fuite. Cette technique permet de dtecter des taux de fuite > 10-4 mbar.l/s.

Figure I-51. Test des bulles- MIL-STD 883D

MIL-STD 883E : Dtection des taux de fuites moyen Le Mems encapsul est soumis une surpression lhlium, le but tant dintroduire dans la cavit de lhlium, ensuite on le place dans un dtecteur de prsence dhlium (Figure I-52). Cette technique est limite des taux de fuite > 10-9 mbar.l/s.

37

Etat de lart

Figure I-52. Test He MIL-STD 883E

La validit des normes MIL n'est plus garantie quand il s'agit d'valuer l'tanchit des botiers et surtout lorsque la taille de la cavit est infrieure 50 mm3 [I.53] (Figure I-53). En effet, si lon prend lexemple suivant : Volume de la cavit=Vc=100nl (3900x1900x15 m3) Pression interne initiale Po=1mbar Variation de pression accepte, aprs une dure= t=5 ans : P