Téléverser un fichier

projet de fin d'études - floconcept / electronique ... · florent kermarrec jeudi 4 septembre 2008...

  • Home
  • Documents
  • Projet de fin d'études - FloConcept / Electronique ... · Florent Kermarrec Jeudi 4 septembre 2008 3 Traitement du signal et communication numérique sur FPGA Présentation du stage
of 38 /38
Florent Kermarrec Jeudi 4 septembre 2008 1 Projet de fin d'études Traitement du signal et communication numérique sur FPGA

Author: dangquynh

Post on 10-Sep-2018

216 views

Category:

Documents


0 download

Report

Embed Size (px)

TRANSCRIPT

  • Florent Kermarrec

    Jeudi 4 septembre 2008 1

    Projet de fin d'tudesTraitement du signal et communication numrique sur FPGA

  • Florent Kermarrec

    Jeudi 4 septembre 2008 2

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stagePrsentation du stage- ContexteContexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

    FPGA: Composant logique programmable

  • Florent Kermarrec

    Jeudi 4 septembre 2008 3

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage

    ThalesThalesUn des leaders mondial en lectronique pour:- l'aronautique- l'espace- la dfense- les technologies de l'information

    68 00068 000 personnes dont 22 00022 000 ingnieurs travers le monde

  • Florent Kermarrec

    Jeudi 4 septembre 2008 4

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage

    Division aronautiqueDivision aronautique

    ~ 25 % du chiffre d'affairePropose une gamme d'quipements et de sous systmes dont:

    - Radars de guerre lectronique et de surveillance maritime- Planches de bord- Cockpits

  • Florent Kermarrec

    Jeudi 4 septembre 2008 5

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage

    Service architecture numriqueService architecture numrique

    Plus de 30 personnesConception et intgration de coffrets lectronique autours de en 3 ples:

    - Ple ingnierie- Ple CLP (Composant Logique Programmable]- Ple Programme

  • Florent Kermarrec

    Jeudi 4 septembre 2008 6

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stageStructure d'un FPGA:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 7

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stageMatrice d'un FPGA:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 8

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stageFlot de conception d'un FPGA:

    Simulation

  • Florent Kermarrec

    Jeudi 4 septembre 2008 9

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stagePrsentation du stage- Contexte- FinalitFinalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 10

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Finalit Rcepteur de Guerre electronique:

    -Analyse spectrale -Liaison Gigabit Ethernet

  • Florent Kermarrec

    Jeudi 4 septembre 2008 11

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Finalit

    Carte de traitement

    -Amloration de l'existant par l'adjonction d'une connectivit G-Ethernet

  • Florent Kermarrec

    Jeudi 4 septembre 2008 12

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Contexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGAAnalyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 13

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA

    But: Transposer le signal temporel dans le domaine frquentiel pour une connaissance du milieu radiolectrique.

    Rsolution frquentielle : Augmente avec le nombre de points intervenants dans le calcul de la FFT.

    Rsolution Temporelle : Inversement proportionnelle la rsolution frquentielle.

    Un savant compromis est ncessaire, sauf si ...

    FFT: Tranforme de Fourier Rapide

  • Florent Kermarrec

    Jeudi 4 septembre 2008 14

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA

    Voie d'analyse longue

    Voie d'analyse courte

    bonne rsolution frquentielle--> distinction de menaces de frquences proches

    Rsolution temporelle et frquencielle leve--> 2 voies d'analyse:

    bonne rsolution temporelle--> dtermination prcise du temps d'arrive de la menace

  • Florent Kermarrec

    Jeudi 4 septembre 2008 15

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA

    Dmarche de conception adopte:Identification des contraintes et architecture du designen consquence

    1) Mise en forme des donnes1) Mise en forme des donnes-Fentrage et overlapping

    2) Cible Vise : Virtex 5 SX95T2) Cible Vise : Virtex 5 SX95T-Limitation en ressources et en frquence de fonctionnement

    3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe-Prsentation des donnes et reconstitution du spectre

  • Florent Kermarrec

    Jeudi 4 septembre 2008 16

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA1) Mise en forme des donnes1) Mise en forme des donnes

    -Fentrage et overlapping

  • Florent Kermarrec

    Jeudi 4 septembre 2008 17

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA1) Mise en forme des donnes1) Mise en forme des donnes

    -Fentrage et overlapping

  • Florent Kermarrec

    Jeudi 4 septembre 2008 18

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA2) Cible Vise : Virtex 5 SX95T2) Cible Vise : Virtex 5 SX95T

    -Temps rel-Limitation en ressources et en frquence de fonctionnement

    Frquence de fonctionnement :- suprieure 200 Mhz - impose 4 voies de traitement en // pour tenir la frquence d' chantillonnage.

    Ressources:- facteur limitant : 640 DSPs

  • Florent Kermarrec

    Jeudi 4 septembre 2008 19

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe

    -Prsentation des donnes et reconstitution du spectre

    Algorithme de reconstitution

  • Florent Kermarrec

    Jeudi 4 septembre 2008 20

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe

    -Prsentation des donnes et reconstitution du spectre

  • Florent Kermarrec

    Jeudi 4 septembre 2008 21

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe

    -Prsentation des donnes et reconstitution du spectre

    --> 4 FFTs courtes pour la voie courte 4 FFTs longues pour la voie longue

  • Florent Kermarrec

    Jeudi 4 septembre 2008 22

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Reconstitution

    formule:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 23

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Reconstitution partie relle

    Pipelinage du calcul

    Latence de 8 coups d'horloge

  • Florent Kermarrec

    Jeudi 4 septembre 2008 24

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Rsultats voie courte

    matlab simulation modelsim erreur absolue

  • Florent Kermarrec

    Jeudi 4 septembre 2008 25

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Rsultats voie longue

    matlab simulation modelsim erreur absolue

  • Florent Kermarrec

    Jeudi 4 septembre 2008 26

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Rsultats

    -Rptitivit-Cohrence des voies-Erreur < 3 %

    (Troncature,dynamique utilise, calcul flottant Matlab)-Projet valid par un test sur carte.

  • Florent Kermarrec

    Jeudi 4 septembre 2008 27

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Contexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGALiaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 28

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAContexte:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 29

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAContexte:

    - Flexibilit de l'architecurepoint point vs bus partag pour le VME

    - Performancesdbit utile > dbit VME

  • Florent Kermarrec

    Jeudi 4 septembre 2008 30

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAContexte:

    Dveloppement d'une pile UDP/IP hardware

  • Florent Kermarrec

    Jeudi 4 septembre 2008 31

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAArchitecture:

    Modle OSI

    Transport

    rseau

    liaison donnes

    physique

    ... ... ... correctement achemines[ports UDP]

    ... ... d'un point A un point B [IP, TTL,...]

    ... intgres (MAC , checksum ]

    Transmettre des donnes [Mdium ]

  • Florent Kermarrec

    Jeudi 4 septembre 2008 32

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAArchitecture:

    Dbit utile thorique: 117 Mo / s

    Streaming et remplissage des trames

  • Florent Kermarrec

    Jeudi 4 septembre 2008 33

    Traitement du signal et communication numrique sur FPGA

    Modle OSI

    Transport

    rseau

    liaison donnes

    physique

    Architecture:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 34

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGARsultats:

    - Implmentation sur une carte d'valuation Spartan 3A DSP- Liaison full duplex 117117 mo/s

    (Temps de latence masqu par le prambule + checksum + delai inter- trame]- systme s'identifiant sur un rseau- pile volutive pour prendre en compte d'autres protocoles rseaux

    Implmentation sur une affaire interne.

  • Florent Kermarrec

    Jeudi 4 septembre 2008 35

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGA Amlioration d'une carte de traitement

    2 ports G-Ethernet

    Systme de routage des donnesFPGAs Ports G-Ethernet

    Configuration VME-Paramtres G-Ethernet-Tables de routage

  • Florent Kermarrec

    Jeudi 4 septembre 2008 36

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Contexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectivesConclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 37

    Traitement du signal et communication numrique sur FPGA

    Conclusion et perspectives:

    - Monte en puissance des FPGAs dans les applications de traitementdu signal et de communication numrique.

    - Vritables systmes part entire.

    - Nouveaux outils, nouvelle philosophie de conception.

  • Florent Kermarrec

    Jeudi 4 septembre 2008 38

    Traitement du signal et communication numrique sur FPGA


Florent Dupont
Cours Vhdl Fpga 2
Florent GAUVIN
Florent Decornet Book 2013
Par Florent Metra – F4CWN
Florent PETITHORY - Portfolio Architecture
Florent Calvayrac
Programmer un FPGA avec Quartus II - Freedenis.rabaste.free.fr/ressources/FPGA/carte_numerique...Programmer un FPGA avec Quartus II Denis Rabasté IUFM Aix-Marseille 3/26 Choisir un
Présentation FPGA
Conception de Systèmes Numériques sur FPGA - Décomposition
Florent Pagny Savoir Aimer
mémoire Florent Gitiaux
Les FPGA Technologie, architecture et utilisation · Les FPGA (Field Programamble Gate Array) sont des circuits numériques matériels configurables dédiés à l’électronique
ASIC et composants à réseaux logiques programmables …denis.rabaste.free.fr/ressources/FPGA/3_Asic_pld_cpld... · 2011-09-20 · FPGA de circuits à architecture programmable ou
Three Video Applications using an FPGA based pyramid ...ccc.inaoep.mx/~cferegrino/Publicaciones/articulos/Three_Vision... · Three Video Applications using an FPGA based pyramid implementation:
Florent Dufier - Book
Fpga Et Ethernet
Etude des circuits logiques programmables Les FPGA · 2016-10-18 · F.CAIGNET Les circuits logiques programmables - FPGA 1 Etude des circuits logiques programmables Les FPGA Etude
SUPPORT DE COURS FPGA - labo systèmes embarquéssystemesembarques.e-monsite.com/medias/files/cours-fpga-tayari-vf... · Institut Supérieur des Etudes Technologiques de Gabès SUPPORT
Les FPGA pour des applications à très hautes performancesPage 1 Les FPGA pour des applications à très hautes performances CETIC: groupe de discussion sur la technologie FPGA Thierry
SoC sur FPGA - Systèmes programmables sur FPGA · SoC sur FPGA - Systèmes programmables sur FPGA Author: Tarik Graba Created Date: 10/11/2016 6:52:40 PM
Présentation très succincte de Biologie Marine Michel KERMARREC 2007
Processeur FPGA
ECOLE D’ELECTRONIQUE NUMERIQUE - IN2P3 · Retour d’expérience CADENCE «CADENCE « FPGA System Planner (FSP)FPGA System Planner (FSP) » ECOLE D’ELECTRONIQUE NUMERIQUE Aussois
ASIC Vs FPGA
Travaux dirigés FPGA & VHDL
Architectures reconfigurables (FPGA)de/M1-Reconfigurable-06-07.pdf · Architectures reconfigurables (FPGA) Daniel Etiemble de@lri.fr M1 Informatique 2006-2007 Architectures avancées
Florent Pigeon 2021 - 2022
Cours Vhdl Fpga 1
Versatile and concurrent FPGA-based architecture for
Les Circuit Programmables Fpga
EECS 151/251A FPGA Lab Lab 4: Debouncers, Finite …eecs151/sp18/files/fpga...EECS 151/251A FPGA Lab Lab 4: Debouncers, Finite State Machines, Synchronous Resets, Synchronous RAM,
Designs complexes sur FPGA - reds.heig-vd.ch · Copyright ©2010 EMI, REDS@HEIG-VD Complexe design FPGA P1, p 23 FPGA lattice Bringing the Best Together Programmable Function Unit
Calcul québec florent parent
Marc SOURIS Florent DEMORAES