Téléverser un fichier

projet de fin d'études - floconcept / electronique ... · pdf fileflorent kermarrec...

  • Home
  • Documents
  • Projet de fin d'études - FloConcept / Electronique ... · PDF fileFlorent Kermarrec Jeudi 4 septembre 2008 3 Traitement du signal et communication numérique sur FPGA Présentation

Click here to load reader

Post on 10-Sep-2018

215 views

Category:

Documents

0 download

Report

Embed Size (px)

TRANSCRIPT

  • Florent Kermarrec

    Jeudi 4 septembre 2008 1

    Projet de fin d'tudesTraitement du signal et communication numrique sur FPGA

  • Florent Kermarrec

    Jeudi 4 septembre 2008 2

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stagePrsentation du stage- ContexteContexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

    FPGA: Composant logique programmable

  • Florent Kermarrec

    Jeudi 4 septembre 2008 3

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage

    ThalesThalesUn des leaders mondial en lectronique pour:- l'aronautique- l'espace- la dfense- les technologies de l'information

    68 00068 000 personnes dont 22 00022 000 ingnieurs travers le monde

  • Florent Kermarrec

    Jeudi 4 septembre 2008 4

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage

    Division aronautiqueDivision aronautique

    ~ 25 % du chiffre d'affairePropose une gamme d'quipements et de sous systmes dont:

    - Radars de guerre lectronique et de surveillance maritime- Planches de bord- Cockpits

  • Florent Kermarrec

    Jeudi 4 septembre 2008 5

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage

    Service architecture numriqueService architecture numrique

    Plus de 30 personnesConception et intgration de coffrets lectronique autours de en 3 ples:

    - Ple ingnierie- Ple CLP (Composant Logique Programmable]- Ple Programme

  • Florent Kermarrec

    Jeudi 4 septembre 2008 6

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stageStructure d'un FPGA:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 7

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stageMatrice d'un FPGA:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 8

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stageFlot de conception d'un FPGA:

    Simulation

  • Florent Kermarrec

    Jeudi 4 septembre 2008 9

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stagePrsentation du stage- Contexte- FinalitFinalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 10

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Finalit Rcepteur de Guerre electronique:

    -Analyse spectrale -Liaison Gigabit Ethernet

  • Florent Kermarrec

    Jeudi 4 septembre 2008 11

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Finalit

    Carte de traitement

    -Amloration de l'existant par l'adjonction d'une connectivit G-Ethernet

  • Florent Kermarrec

    Jeudi 4 septembre 2008 12

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Contexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGAAnalyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 13

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA

    But: Transposer le signal temporel dans le domaine frquentiel pour une connaissance du milieu radiolectrique.

    Rsolution frquentielle : Augmente avec le nombre de points intervenants dans le calcul de la FFT.

    Rsolution Temporelle : Inversement proportionnelle la rsolution frquentielle.

    Un savant compromis est ncessaire, sauf si ...

    FFT: Tranforme de Fourier Rapide

  • Florent Kermarrec

    Jeudi 4 septembre 2008 14

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA

    Voie d'analyse longue

    Voie d'analyse courte

    bonne rsolution frquentielle--> distinction de menaces de frquences proches

    Rsolution temporelle et frquencielle leve--> 2 voies d'analyse:

    bonne rsolution temporelle--> dtermination prcise du temps d'arrive de la menace

  • Florent Kermarrec

    Jeudi 4 septembre 2008 15

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA

    Dmarche de conception adopte:Identification des contraintes et architecture du designen consquence

    1) Mise en forme des donnes1) Mise en forme des donnes-Fentrage et overlapping

    2) Cible Vise : Virtex 5 SX95T2) Cible Vise : Virtex 5 SX95T-Limitation en ressources et en frquence de fonctionnement

    3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe-Prsentation des donnes et reconstitution du spectre

  • Florent Kermarrec

    Jeudi 4 septembre 2008 16

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA1) Mise en forme des donnes1) Mise en forme des donnes

    -Fentrage et overlapping

  • Florent Kermarrec

    Jeudi 4 septembre 2008 17

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA1) Mise en forme des donnes1) Mise en forme des donnes

    -Fentrage et overlapping

  • Florent Kermarrec

    Jeudi 4 septembre 2008 18

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA2) Cible Vise : Virtex 5 SX95T2) Cible Vise : Virtex 5 SX95T

    -Temps rel-Limitation en ressources et en frquence de fonctionnement

    Frquence de fonctionnement :- suprieure 200 Mhz - impose 4 voies de traitement en // pour tenir la frquence d' chantillonnage.

    Ressources:- facteur limitant : 640 DSPs

  • Florent Kermarrec

    Jeudi 4 septembre 2008 19

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe

    -Prsentation des donnes et reconstitution du spectre

    Algorithme de reconstitution

  • Florent Kermarrec

    Jeudi 4 septembre 2008 20

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe

    -Prsentation des donnes et reconstitution du spectre

  • Florent Kermarrec

    Jeudi 4 septembre 2008 21

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA3] Utilisation d'une FFT complexe3] Utilisation d'une FFT complexe

    -Prsentation des donnes et reconstitution du spectre

    --> 4 FFTs courtes pour la voie courte 4 FFTs longues pour la voie longue

  • Florent Kermarrec

    Jeudi 4 septembre 2008 22

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Reconstitution

    formule:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 23

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Reconstitution partie relle

    Pipelinage du calcul

    Latence de 8 coups d'horloge

  • Florent Kermarrec

    Jeudi 4 septembre 2008 24

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Rsultats voie courte

    matlab simulation modelsim erreur absolue

  • Florent Kermarrec

    Jeudi 4 septembre 2008 25

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Rsultats voie longue

    matlab simulation modelsim erreur absolue

  • Florent Kermarrec

    Jeudi 4 septembre 2008 26

    Traitement du signal et communication numrique sur FPGA

    Analyse spectrale voie courte/voie longue sur FPGA-Rsultats

    -Rptitivit-Cohrence des voies-Erreur < 3 %

    (Troncature,dynamique utilise, calcul flottant Matlab)-Projet valid par un test sur carte.

  • Florent Kermarrec

    Jeudi 4 septembre 2008 27

    Traitement du signal et communication numrique sur FPGA

    Prsentation du stage- Contexte- Finalit

    Analyse spectrale voie courte/voie longue sur FPGA

    Liaison Gigabit Ethernet sur FPGALiaison Gigabit Ethernet sur FPGA

    Conclusion et perpectives

  • Florent Kermarrec

    Jeudi 4 septembre 2008 28

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAContexte:

  • Florent Kermarrec

    Jeudi 4 septembre 2008 29

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAContexte:

    - Flexibilit de l'architecurepoint point vs bus partag pour le VME

    - Performancesdbit utile > dbit VME

  • Florent Kermarrec

    Jeudi 4 septembre 2008 30

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAContexte:

    Dveloppement d'une pile UDP/IP hardware

  • Florent Kermarrec

    Jeudi 4 septembre 2008 31

    Traitement du signal et communication numrique sur FPGA

    Liaison Gigabit Ethernet sur FPGAArchitecture:

    Modle OSI

    Transport

    rseau

    liaison donnes

    physique

    ... ... ... correctement achemines[ports

Filtre adaptatif LMS avec Système On Chi (SOC) sur FPGA
Implantation de processeurs dans les FPGA et ASIC Processeur « softcore »
SoC sur FPGA - Systèmes programmables sur FPGA · PDF file SoC sur FPGA - Systèmes programmables sur FPGA Author: Tarik Graba Created Date: 10/11/2016 6:52:40 PM
Etude des circuits logiques programmables Les FPGA · PDF file2016-10-18 · F.CAIGNET Les circuits logiques programmables - FPGA 1 Etude des circuits logiques programmables Les FPGA
Etude et Implémentation Pipeline sur FPGA de L’algorithme
Travaux dirigés FPGA & VHDL
COMMANDE D'UN MOTEUR A COURANT CONTINU VIA FPGA
Etude des circuits logiques programmables Les FPGA Etude des
Fpga Et Ethernet
Synthèse des CPLD et FPGA en VHDL : aide mé · PDF file 2013-04-11 · programmation des CPLD et FPGA en VHDL avec Quartus II page 1/23 Synthèse des CPLD et FPGA en VHDL : aide
Formation programmation FPGA - fileFPGA G. Goavec-Merou Objectifs Plan FPGA etude formules Choix VHDL Outils carte ARMadeus Implemen-tations Pipeline Conclusion Formation programmation
Cours Vhdl Fpga 2
Cours Vhdl Fpga 1
Processeur FPGA
Présentation FPGA
Anne-Marie Kermarrec – Scalable personalization infrastructures
EECS 151/251A FPGA Lab Lab 4: Debouncers, Finite eecs151/sp18/files/fpga... EECS 151/251A FPGA Lab Lab 4: Debouncers, Finite State Machines, Synchronous Resets, Synchronous RAM, Testbench
Architectures reconfigurables (FPGA) de/M1-Reconfigurable-06-07.pdf · PDF file Architectures reconfigurables (FPGA) Daniel Etiemble de@lri.fr M1 Informatique 2006-2007 Architectures
Synthèse et implémentation de circuits arithmétiques sur FPGA
ASIC Vs FPGA