le bus vme ou bus cei 821 4 ième partie: le bus interruptions sommaire - repère

1

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Sommaire - Repère

Quatrième Partie:

Le bus Interruptions

Présentation

Schéma bloc fonctionnel

Identification des signaux

Les modules fonctionnels

La gestion des interruptions

Cours_bus_VME_4_01

1ière Partie: Présentation 2ième Partie: Le Transfert de Données 3ième Partie: L ’arbitrage

4ième Partie: Le bus Interruptions

5ième Partie: Le bus Utilitaires

2

LE BUS VME OU BUS CEI 8214ième Partie: Le bus InterruptionsPrésentation

Le bus CEI 821 dispose d'un bus d'interruptions

2 mécanismes de base

Contrôleur unique Agit comme un processeur de supervision

Destinataire de toutes les interruptions: Analyse toutes les demandes (IRQx*)

Gère le cycle

• Arbitrage

• Identification

Système distribué Ce système inclut 2 à n contrôleurs d'interruptions

Chaque sous système gère un sous ensemble d'interruptions

Ch. Garnier

3

LE BUS VME OU BUS CEI 8214ième Partie: Le bus InterruptionsSchéma bloc fonctionnel

EmetteurH orloge

B us Série

EmetteurH orlogeSystème

Module deC ontrôle

A lim.A rbitre

Emetteurde C haîneSérie IA C K

Limiteurdu TempsOccupatio

n B us

D étecteurA ccès

D emandeur

MaîtreGénérateurInterruption

D emandeur

Esclave Esclave

Logique d'Interface Fond de Panier

GénérateurInterruption

Logique d'Interface Fond de Panier LIFP LIFP

Unité de Traitement UnitéMémo Unité d'E/S

C ontrôleurInterruption

U tilitaire

Transfert de D onnées

Interruption

A rbitrage du D TB

Carte Contrôleur du Système

Carte Processeur Carte E/SCarte

Mémoire

Fond de Panier

Co

uch

e d

'Acc

èsF

on

d d

e p

anie

rC

ou

che

Tran

sfer

t d

e D

on

née

s

Dé

fin

i p

ar

la n

orm

e

Ch. Garnier

4

LE BUS VME OU BUS CEI 8214ième Partie: Le bus InterruptionsIdentification des signaux

Bus d'interruptions : 9 lignes

Nombre Nom Utilisation Remarques1 IACKin* / IACKout* Daisy Chain Niveaux de Chaînage7 IRQx* Lignes de Demande

d’Interruption Demande effectuée par une carte demandant

un service1 IACK* Ligne de reconnaissance

interruption Indique qu’un Maître effectue un cycle de

reconnaissance d’interruption utilise le DTB

Ch. Garnier

5

LE BUS VME OU BUS CEI 8214ième Partie: Le bus InterruptionsLes modules fonctionnels

Contrôleur d'interruptions Fonctionnalités du Contrôleur d'interruptions

Hiérarchisation des demandes d'interruption Codage du niveau d'interruption sur les bits A01 - A03

Utilisation de son Demandeur pour accéder au DTB

Lancement d'une séquence de reconnaissanced'interruption

Mot d'État Identificateur

Lancement de la séquence de traitement del'interruption

IRQ

0*

- IR

Q7

*

Contrôleur

LWo

rd*

IAck

*AS

*A

01

-A0

3

DS

0*

Wri

te*

BE

rr*

Lig

ne

s d

e D

on

né

es

DTA

ck*

Sys

rese

t*

Bus de Transfert de Données

Bus utilitaire

Bus d'interruption

Bus d'Arbitrage

Logique d'Interface au Fond de Panier

DS

1*

Niveaud’interruption

A03 A02 A01 IACK*

IRQ1* Bas Bas Haut Bas

IRQ2* Bas Haut Bas Bas

IRQ3* Bas Haut Haut Bas

IRQ4* Haut Bas Bas Bas

IRQ5* Haut Bas Haut Bas

IRQ6* Haut Haut Bas Bas

IRQ7* Haut Haut Haut Bas

Ch. Garnier

6

LE BUS VME OU BUS CEI 8214ième Partie: Le bus Interruptions Les modules fonctionnels

Générateur d'Interruptions

Fonctionnalités d'un Générateur d'Interruptions: Génère un signal IRQx* Attend le signal IAckin* Analyse les 3 bits d'adresse basse pour vérifier qu'il s'agit

bien d'un cycle correspondant à sa demande Vérifie que la taille demandée du mot d'État Identificateur est

bien supérieure ou égale à celle qu'il utilise Émet le mot d ’État Identificateur

Un demandeur ne gère qu'un niveau d'interruption, mais 1 carte peut avoir plusieurs générateurs d ’interruptions

Générateur

BR

0*-

BR

3*

BG

xIn

*

BB

SY

*B

Rx*

Sys

rese

t*

DTB

Bus utilitaire

Bus d'interruption

Bus d'Arbitrage

LIFP

BG

xOu

t*

DispositifDemande le Bus

Dispositif Reçoitle Bus

Ch. Garnier

7

LE BUS VME OU BUS CEI 8214ième Partie: Le bus Interruptions Les modules fonctionnels

L'Émetteur de chaîne série

Les fonctions d'un Émetteur de chaîne série :

Coordonne le traitement des interruptions

Génère le chaînage à partir du signal IACK* généré par le contrôleur d'interruption

IAC

KO

ut*

DS

0*

Emetteur de ChaîneSérie IACK

IAC

K*

/ IA

CK

In*

(slo

t 1

)

AS

*

DS

1*

DTB

Bus utilitaire

Bus d'interruption

Bus d'Arbitrage

LIFP

Ch. Garnier

8

LE BUS VME OU BUS CEI 8214ième Partie: Le bus Interruptions La gestion des Interruptions

Les étapes d ’une séquence d ’interruption

La phase de demande d ’IT Début: Un générateur d ’IT force à « 0 » une des 7 lignes IRQx* Reconnaissance de l ’IT par un contrôleur Le contrôleur d ’IT fait une demande d ’accès au bus Fin: Le contrôleur d ’IT prend le bus DTB

9


La phase de reconnaissance d ’IT Daisy chain IACK* - IACKIN*/IACKOUT*

Le contrôleur d ’IT lit le mot d ’État Identificateur: Transfert via le les bus adresses / données Le contrôleur d ’IT relâche le bus

La phase de traitement d ’IT Exécution du programme d ’interruption

Fond de Panier

Émetteur deChaîne Série

Contrôleur d ’interruptions

Générateur d’interruptions

Générateur d ’interruptions

Emplacement 1 Emplacement 4Emplacement 3Emplacement 2

IACK*

IAC

KIn

*

IAC

KIn

*

IAC

KO

ut*

IAC

KIn

*

IAC

KO

ut*

IAC

KIn

*

IAC

KO

ut*

IAC

KO

ut*

10


Structure mono ou multi contrôleurs

Un seul contrôleur d ’IT Il reçoit les 7 lignes IRQx* IRQ7*: ligne la plus prioritaire IRQ1*: ligne la moins prioritaire

Structure distribuée Les lignes IRQx* sont réparties sur plusieurs contrôleurs d ’IT, mais 1 ligne IRQx* ne peut

pas être relié à plusieurs contrôleurs d ’IT Si un contrôleur d ’IT reçoit plusieurs lignes IRQx*, la ligne de niveau le plus élevé est celle

qui dispose de la priorité la plus élevée Il n ’y a pas de relation entre le niveau de la ligne IRQx* et le niveau d ’accès au bus BRx*

11

LE BUS VME OU BUS CEI 8214ième Partie: Le bus Interruptions La gestion des Interruptions - Structure mono-contrôleur

SLOT 4 SLOT 3 SLOT 1GENERATEUR D ’IT MAITRE A DEMANDEUR A CONTROLEUR d ’IT DEMANDEUR B ARBITRE

Force IRQ5* à 0 Utilise DTB Forcepour le transfert BBSY* à 0de données

Détecte IRQ5* à 0Force BRx* à 0

Détecte BRx* à 0Force BCLR* à 0

Détecte BCLR* à 0Termine le cycle en cours

Relâche BBSY*Détecte BBSY* à 1Force BGxIN* à 0

Détecte BGxIN* à 0Force BBSY* à 0

Force les A[3..1]Force IACK* à 0Force AS* à 0Force DSx* à 0

Détecte IACK* etDSx* à 0Force IACKOUT* à 0

Daisy chain IACKIN* / IACKOUT*Détecte IACKIN* à 0Détecte les bits A[3..1]Détecte AS et DSx*Force le mot d ’identificationForce DTACK* à 0

Détecte DTACK* à 0Lit le mot d ’identificationTermine le cycle DTB

12

LE BUS VME OU BUS CEI 8214ième Partie: Le bus Interruptions La gestion des Interruptions - Structure distribuée

2 contrôleurs d ’IT 2 demandeurs de bus correspondant sur le même niveau BR3*

SLOT 5 SLOT 4 SLOT 3 SLOT 2 SLOT 1CONTROLEUR D ’IT A DEMANDEUR A CONTROLEUR D ’IT B DEMANDEUR B GENERATEUR D ’IT C GENERATEUR D ’IT D ARBITREIRQ[4..1] IRQ[7..5]

Force IRQ3* à 0 Force IRQ6* à 0

Détecte IRQ3* à 0 Détecte IRQ6* à 0

Force BR3* à 0 Force BR3* à 0

Détecte BBSY*à 1Détecte BR3*à 0Force BG3IN*à 0

Daisy chain bus grantDétecte BG3IN* à 0Force BBSY* à 0...

13


Échange sur le bus entre le contrôleur d ’interruptions et le générateur d ’interruptions

Différence entre un cycle DTB et un cycle Interruption: Répond seulement quand son signal IACKin* est vrai Ne surveille pas les AM Surveille seulement les 3 lignes d'adresses basses Ne surveille pas la ligne Write* Est autorisé à répondre avec des Données dont la taille ne correspond pas forcément à

celle demandée

14


Mot d ’État Identificateur

Mnémonique Si appliqué à Signification

D08(O) Générateur d’IT Répond à 1 cycle 8, 16, 32 bits de reconnaissance d’IT enémettant 1 mot d’identification sur 8 bits

Contrôleur d’IT Initialise 1 cycle de reconnaissance d’IT sur 8 bits en réponse àdes demandes d’IT. Lit des mots d’identification sur 8 bits

D16 Générateur d’IT Répond à 1 cycle 16, 32 bits de reconnaissance d’IT en émettant1 mot d’identification sur 16 bits


D32 Générateur d’IT Répond à 1 cycle 32 bits de reconnaissance d’IT en émettant 1mot d’identification sur 32 bits


15


Relâchement des demandes d ’interruptions

Release on register access (RORA) Relâchement de l ’interruption déclenché par lecture, par le contrôleur, d ’un registre du

générateur d ’IT Relâchement de l ’interruption déclenché par écriture, par le contrôleur, d ’un registre du

générateur d ’IT

Release on Acknowledge Interrupteurs (ROAK) Relâchement de l ’interruption initialisé par l ’émission, par le générateur d ’IT, du mot d ’État

Identificateur

Phase 1Le générateur d ’IT attend

Phase 2Le contrôleur d ’IT lit

le mot d ’identificationd ’état

Phase 3Exécution du

programme d ’IT

Ligned ’interruption

16

BUS VME OU BUS CEI 8214ième Partie: Le bus Interruptions La gestion des Interruptions

Attention à certaines configurations de calculateur. Exemples (il y en a d ’autres):

Soit la configuration: Structure multi-maîtres IT émise par un périphérique et gérée par un contrôleur d ’IT connecté à une ligne BRx* de faible priorité

L ’IT risque d ’être prise en compte après une certaine latence, difficile à estimer, fonction des demandes de bus générées par des maîtres connectés sur des lignes BRx* plus prioritaires

Soit la configuration: Structure distribuée (plusieurs contrôleurs d ’IT) IT prioritaire gérée par un contrôleur d ’IT connecté à une ligne BRx* de faible priorité IT de faible priorité gérée par un contrôleur d ’IT connecté à une ligne BRx* de forte priorité

Si des IT arrivent simultanément sur les 2 lignes IRQ*, l ’IT la moins prioritaire sera traitée en 1ier.

Soit la configuration: Structure distribuée (plusieurs contrôleurs d ’IT) IT prioritaire gérée par un contrôleur d ’IT connecté à une ligne BRx* et localisé à l ’opposé du slot 1 IT de faible priorité gérée par un contrôleur d ’IT connecté à la même ligne BRx* mais localisé proche du slot 1

Si des IT arrivent simultanément sur les 2 lignes IRQ*, l ’IT la moins prioritaire sera traitée en 1ier.

17

LE BUS VME OU BUS CEI 821 5ième Partie: Le bus Utilitaires Sommaire - Repère

Cinquième Partie:

Le bus Utilitaires

Les signaux

Initialisation Système

Détection d ’erreur

1ière Partie: Présentation 2ième Partie: Le Transfert de Données 3ième Partie: L ’arbitrage 4ième Partie: Le bus Interruptions

5ième Partie: Le bus Utilitaires

18

LE BUS VME OU BUS CEI 8215ième Partie: Le bus UtilitairesLes signaux

System Clock (SYSCLK) Fréquence fixe de 16 MHz, asynchrone par rapport aux timings VME Le générateur est localisé sur le contrôleur système (slot 1)

Serial Bus A (SERA)Serial Bus B (SERB) Pas d ’attribution particulière

System Reset (SYSRESET*)

AC Fail (ACFAIL*) Détection d ’une défaillance alimentation Objectif: Assurer une procédure de sauvegarde d ’urgence

System failure (SYSFAIL*)

19

LE BUS VME OU BUS CEI 8215ième Partie: Le bus UtilitairesInitialisation Système

La surveillance des alimentations

AlimentationDC

Module desurveillance

del ’alimentation

Panneau decontrôle avec

bouton dereset

Carte fondde panier

Reset

SYSRESET*ACFAIL*

Alimentationsource AC

4ms min

2ms min50µsmin 0 min

4,875

2,0

0,6

+5Vdc

ACFAIL*

SYSRESET*

+5Vdc

SYSRESET*

ACFAIL*

0 min 200ms min

200ms min

4,8752,0

0,6

20

LE BUS VME OU BUS CEI 8215ième Partie: Le bus UtilitairesDétection d ’erreur

SYSFAIL* Une carte peut forcer SYSFAIL* à 0 en cas de détection de problème grave

200ms min

50ms MAX

Test en cours………..Test OK

SYSRESET*

SYSFAIL*

le bus vme ou bus cei 821 4 ième partie: le bus interruptions sommaire - repère

Documents