ele6306 tests de systèmes Électroniques test intégré de circuits analogiques par oscillation...
TRANSCRIPT
ELE6306Tests de Systèmes
ÉlectroniquesTest intégré de circuits
analogiques par oscillation avec analyse de signature
Présenté par Mathieu Larouche et Sébastien Ethier
Plan de la Présentation
IntroductionIntroduction1. OBIST2. Analyse de signature3. SimulationsConclusion
Introduction
Circuits analogiques sont difficiles à testerPlusieurs paramètres avec tolérancesDifférents types de tests
De plus en plus intégrés dans des SoC
Ajout de plusieurs broches d’entrées/sorties
Introduction
Test de circuits numériques Techniques plus maturesTest « pass or fail » simple
Test de circuits analogiquesTechniques peu evoluéesTests spécifiques selon le type de circuitTest « pass or fail » difficile à évaluer (fautes catastrophiques et paramétriques)
Qu’est-ce qu’une faute catastrophique?Affectent le circuit de façon extraordinaireChangent le comportement du circuitPlus facile à détecter
Qu’est-ce qu’une faute paramétrique?Variations minimes sur les composantes du circuitPlus difficile à détecterDans le domaine analogique (domaine infini)
Introduction
Plan de la Présentation
Introduction
1.1. OBISTOBIST2. Analyse de signature3. SimulationsConclusion
Techniques proposéesBIST solution intéressante
Aide pour l’accessibilité du circuitNécessite beaucoup de circuiterie
OBISTSimplifie la circuiterie à l’entrée
OBIST avec analyse de signature avec TDMPermet une simplification de la circuiterie à la sortie
1. OBIST
1. OBIST
Oscillation-based Built-In Self Test
Modification du CUT pour en faire un oscillateur en mode de testCaractéristiques (fréquence, amplitude, phase, forme) de l’oscillation sont directement dépendantes des paramètres du CUTFautes (catastrophiques ou paramétriques) entraînent des déviations de l’oscillation du CUT fautif par rapport à celle du circuit correct
1. OBIST
Exemple simple
Plan de la Présentation
Introduction1. OBIST
2.2. Analyse de signatureAnalyse de signature3. SimulationsConclusion
Architecture basée sur un comparateur Time-Division Multiplexing (TDM) avec compteurs
SimplePetite surfaceDeux paramètres de l’oscillation:
FréquenceAmplitude
2. Analyse de signature
Architecture globale
2. Analyse de signature
Comparateur TDM
2. Analyse de signature
Signatures sont les valeurs des compteursValides pour les mêmes:
Tensions de référencesFréquence d’horlogeDurée de test
Ces paramètres changent la sensibilité de l’analyse de signaturePossibilité de calculer la fréquence de l’oscillation à partir des comptes
2. Analyse de signature
Plan de la Présentation
Introduction1. OBIST2. Analyse de signature
3.3. SimulationsSimulationsConclusion
3. Simulations
Plusieurs circuits déjà testés dans la littératureAmplificateurs opérationnelsFiltres (Sallen Key, Notch, Continuous Time State Variable, Leapfrog)ADC et DACComparateurs
Utilisation d’un circuit simple pour tester la technique
Simulations sous Matlab/Simulink
3. Simulations
Filtre passe-haut Sallen Key
+
-C1 C2
R1 R2
VinVout
2121212
212
2
1)(
CCRRs
CCR
CCs
ssH
R1 = R2 = 2,26 kΩ
C1 = 20 nF
C2 = 10 nF
3. Simulations
Modèle sous Simulink
3. Simulations
OBISTRétroaction :
Oscillation : Amplitude = 0,04134 à -0,04127 VFréquence = 6452 Hz
1)()(
RCs
Gs
G = 7,041221avec R = 1 kΩ
C = 100 nF
3. Simulations
Paramètres du comparateur TDMVref1 = 0,039 V et Vref2 = -0,039VFréquence d’horloge = 2 MHzTemps de test = 2 ms
Signatures pour le CUT sans faute :
Compteur1 = 259
Compteur2 = 1838
3. Simulations
Simulation des fautes catastrophiquesUtilisation des modèles de court-circuit et de circuit ouvertRecalculer la fonction de transfert pour les capacitésSimulation avec ces nouvelles fonctions de transfert
Simulation des fautes paramétriquesPlusieurs simulations avec des variation sur les composantesÉtude des effets sur les signatures
3. Simulations
Fautes catastrophiques
Faute Compteur1 Compteur2 Commentaire
R1 court-circuit 996 1003 Vosc → ∞
R1 circuit ouvert 1 2000 Vosc → 0
R2 court-circuit 0 1999 Vosc → 0
R2 circuit ouvert 2000 2000 Vosc → ∞
C1 court-circuit 1995 2000 Vosc → ∞
C1 circuit ouvert 0 2000 Vosc → 0
C2 court-circuit 2000 2000 Vosc → ∞
C2 circuit ouvert 0 2000 Vosc → 0
3. Simulations
3. Simulations
3. Simulations
3. Simulations
Déterminer si le circuit est fautif ou nonÉtudier l’effet des composantes sur le fonctionnement du circuitPermet de déterminer la marge acceptable de variation
Pour le CUT actuelFormule pour la fréquence de coupure (Fc)
Toutes les composantes ont le même effet sur FcLes composantes affectent les signatures différemment
3. Simulations
Plan de la Présentation
Introduction1. OBIST2. Analyse de signature3. Simulations
ConclusionConclusion
Conclusion
OBIST avec TDM est une solution viable pour les circuits analogiques
Bon compromis entre plusieurs facteursAireTemps de testTaux de couverture
Étude spécifique pour chaque type de circuit pour déterminer les marges, etc
Conclusion
Test sur un circuit de base (Sallen Key passe-haut)
Il serait intéressant de voir le comportement de cette méthode avec des circuits plus complexes
L’extraction de nœuds internes ou séparer le CUT pourrait améliorer le taux de couverture
Questions