remise à niveau en électronique - documents · electronique analogique vs. numérique processeurs...

Remise à niveau en électronique -DocumentsDocuments

Alexandre BOYER

Alexandre.boyer@insa-toulouse.fr

www.alexandre-boyer.fr

Septembre 2018

Electronique pour les communications (I2MIEN11)

Ce cours de RAN adresse aussi certains des

concepts des UF suivantes :

Systèmes logiques et structures des

ordinateurs (I2MIIM11)

Cours concernés en 2MIC

Remise à niveau électronique

ordinateurs (I2MIIM11)

Analyse et signal (I2MIMT21)

Electronique analogique vs. numérique

Processeurs (applications, bande

de base, multimédia)

MémoiresPériphériques (clavier, affichage,

caméra, TV, …) SIM

Interfaces (4G, Bluetooth, WiFi…)

Signal numérique

Impossible d'afficher l'image. Votre ordinateur manque peut-être de mémoire pour ouvrir l'image ou l'image est endommagée. Redémarrez l'ordinateur, puis ouvrez à nouveau le fichier. Si le x rouge est toujours affiché, vous devrez peut-être supprimer l'image avant de la réinsérer.

Traitement de signal numérique

FiltreCodage

Décodage

voixFiltre

Traitement audio

Antenne

Etage RF

Filtre

Emission

Réception

Exemples de circuits intégrés

64-bit microprocessor

Intel Hashwell 8 coresTexas Instruments OMAP5432

(Application processors)

Tension & courant

Lois élémentaires pour l’analyse des circuits

Z4E U1

Sources tension/courant et impédances connectés par l’intermédiaire de nœuds

Convention générateur vs. récepteur

UAB = VA-VB

UBC = VB-VC

DErécepteur

Lois de Kirchoff :• Loi des nœuds: En chaque nœud, la somme des courants

entrants = somme des courants sortants. Ex: I1+I2 = I3• Loi des mailles : La somme des tensions dans chaque maille =

0. Ex : UAB+UBE+UEA = 0

Circuit à composants linéaires Théorème de superposition : la réponse d’un circuit à plusieurs excitations et la somme des réponses de ce circuit aux excitations appliquées individuellement..

Loi d’Ohm :

Résistance :

Condensateur :

Impédance

IZU ×=

IRU ×= RZ =

dUCI ×=

Condensateur :

Bobine :

dUCI ×=

Régime harmonique (ω = 2πf) : ( ) ( )ωωω UjCI ×= ωjCZ

dILU ×=

Régime harmonique (ω = 2πf) : ( ) ( )ωωω IjLU ×= ωjLZ =

Impédance

Mise en série Mise en parallèle

U ZAZBIA

UI +=+==

( )IZZUUIZU BABAeq +=+==

BAeq ZZZ +=

Pont diviseur de tension :

eq ZZII

ZI +=+==

BAeq ZZZ

111 +=

Pont diviseur de courant :

Transformée de Fourier

Opération linéaire conduisant à la décomposition de tout signal s réel en

une somme (infinie) de fonctions trigonométriques.

( ) ( )[ ] ( )∫+∞

∞−

−== dtetstsTFfS ftj π2 ( ) ( )∫+∞

∞−

+= dfefSts ftj π

1Transformée de Fourier Transformée de Fourier inverse

Outil de conversion temps fréquence : du domaine temporel au

domaine fréquentiel

Intérêt pratique pour l’étude des systèmes linéaires (dont les systèmes

électroniques linéaires) :

Analyse des signaux simplifiée dans le domaine fréquentiel

Période T = 100 ns, rapport cyclique = 50 %,

Tr = Tf = 0 ns8

On applique le signal s(t) à l’entrée d’un circuit. L’expression temporelle de

la tension du signal est :

( ) ( ) ( )ttts 5.188sin8.62cos2 +×= Représenter graphiquement la transformée de Fourier de ce signal.

Remise à niveau électronique 9

F (Hz)0

électroniques linéaires) :

Simplification de l’analyse des circuits électroniques en régime

harmonique (excitation sinusoïdale) :

Fonction de transfert H(f) :

Réponse impulsionelle

e(t) s(t) H(f)E(f) S(f)TF

h(t) s(t)

( ) ( ) ( )tethts ∗= ( ) ( ) ( )fefHfS ×=TF

Opérations telles que dérivées ou intégrales deviennent des opérations algébriques :

Exemple : condensateur

( ) ( )dt

tduCti ×=

TF ( ) ( )fUjCfI ω×=

( ) ( )[ ] ( )∫+∞ −==

0dtetstsLpS pt ( ) ( )[ ] ( )∫

∞−

− ==j

ptdpepSj

pSLtsξ

Généralisation de la transformée de Fourier, permettant de prendre en

compte le régime transitoire, et pas simplement le régime harmonique :

Transformée de Laplace Transformée de Laplace inverse

Transformée de Laplace

Variable de Laplace p = α+jω Fréquence complexe

Intérêt pratique : Calcul opérationnel sur des systèmes linéaires

résolution d’équations différentielles par des équations algébriques en

passant du domaine temporel au domaine de Laplace

Transformées de Laplace usuelles

Transformées de Laplace usuelles (suite)

Tracé fonction de transfert

Diagramme de Bode

(représentation module

– phase vs. Fréquence)

Filtre passe-bas d’ordre

1 (RC) : R = 1 kΩ et C

= 1 nF

Fréquence de coupure :

FC 1592

1 ==π

Tracé fonction de transfert

Diagramme de Bode

(représentation module

– phase vs. Fréquence)

Tracé log/log

Filtre passe-bas d’ordre

1 (RC) : R = 1 kΩ et C

= 1 nF

Fréquence de coupureFC

Fréquence de coupure

FC 1592

1 ==π

Tracé asymptotique

Repérer les grandes

tendances et les fréquences

caractéristiques

0 dB/dec

-20 dB/dec

Processeurs (applications, bande

de base, multimédia)

MémoiresPériphériques (clavier, affichage,

caméra, TV, …) SIM

Interfaces

(Bluetooth, USB)

Traitement de

signal numérique

FiltreCodage

Décodage voix

Filtre

Traitement audio

Antenne

Etage RF

Filtre

Emission

Réception

Signal numérique

Représentation signal binaire

tension

0 0 01 1 1

Si la transmission des signaux binaires est cadencée à un rythme fixe de

période T, le signal numérique est dit synchrone, produit par un circuit synchrone.

Sinon, il s’agit d’un signal asynchrone, produit par un circuit asynchrone.

Conversion analogique -numérique

∩Système numérique

Entrée analogique

Sortie analogique

10011010

Infinité d’états possibles

Nombre fini d’états

Infinité d’états possibles

∩# #

∩numérique

Voix « bruité »Filtrage

numérique

Voix filtréCAN CNA

Transformation avec erreurs (règles de dimensionnement)

Quantification en amplitude

Valeurs

analogiquesP

elle P

EEtats discrets

entiern,2N n=

Nombre d’états :

elle P

……

2==∆

Pas de conversion

ou résolution :

Codage

Valeurs

analogiquesP

Etats discrets

N-2 1110

Codage

012n1n b2b2...b2b2N ++++= −−

……

Codage binaire

1n b2b2...b2b2N ++++= −−

−−

LSB (Least

Significant Bit)MSB (Most

Significant Bit)

Erreur de conversion

Plage de conversionétatcode

Analogique Numérique

Conversion par troncature

0 51.25 2.5 3.75

Entrée analogique (V)

Erreur de conversion

2∆0∆ 4∆ 6∆ 8∆

Exercice – CAN FlashUCC = 5 V

ENCODEUR

IN1. Donnez l'expression des tensions aux bornes de chaque résistance R.

2. Donnez l'état Ci en sortie du comparateur n°i en fonction de la tension Uin.

3. En quoi ce dispositif forme t-il un CAN ? Quelle est sa pleine échelle ? Son

pas de conversion ?

4. Quel est le rôle de l'encodeur ? Pourquoi a-t-il deux sorties ?

5. Proposez le circuit logique de cet encodeur.

6. Combien de composants élémentaires faudrait-il pour un CAN 8 bits ?

Echantillonneur - bloqueur

AmplitudeAmplitude

Signal analogiquet

échantillonnage blocage

Fréquence d’échantillonnage Fe doit respecter le

théorème de Nyquist-Shannon : max21

e ×≥=

Signal analogique

Flux binaire

Chaîne de conversion analogique numérique

CFiltre anti repliement Plage de conversion

n bits (précision) Fconversion max. Flux de données Sortie série/parallèle

Convertisseur numérique-analogique

Plage de conversionétatcode

Numérique Analogique

0 51.25 2.5 3.75 Sortie analogique (V)

1 22...22 bbbbU n

CNA ++++×∆= −−

−−

LSBMSB

Flux binaire

Amplitude

Filtre de lissage

Chaîne de conversion numérique analogique

Signal analogique

Plage de conversion

n bits

Bande passante

Entrée série/parallèle

Exercice – Numérisation voix humaine

A E I O U

1. Fréquence d’échantillonnage

minimum ?

2. On veut une erreur de

conversion < 0.5 % de la PE.

Sur quel nombre de bits doit-

on coder les échantillons ?

3. Quelle est la résolution

sachant que la PE du CAN est

compris entre 0 et 5 V ?

4. Le CAN renvoie le mot 0x1001 0110. Quelle tension était appliquée en entrée

du CAN ? Peut-on la connaître avec précision ?

5. Quel est le débit binaire en sortie du CAN ?

Circuits numériques

Etats logiques

Circuit

S200001

…S2S1En…E2E1

Table de vérité

Circuit LogiqueE3

Portes à logique combinatoire

Inverseur

SEES =

Porte NAND21 E.ES =

Porte NOR

21 EES +=

Et21 EES += E2 SE1 E2 SE1

Ou exclusif (XOR)

SE121 EES ⊕=

Table de vérité de ce circuit ?

Identifier sa fonction

Que se passe t-il si on connecte en cascade ce circuit ?

Portes à logique séquentielle – Bascules asynchrones

RS (Reset/Set)

Q’NQN

Interdit

Q’N+1R

Q’NQN

Interdit

Q’N+1RR

D (Data)QN+1Valid Q’N+1D QN+1Valid Q’N+1D

(RS à NAND)

Q’NQN0X

Q’N+1D

Q’NQN0X

Q’N+1D

QNQ’N

Q’N0

Q’N+1J

QNQ’N

Q’N0

Q’N+1J

Portes à logique séquentielle – Bascules synchrones

D à déclenchement

Q’N+1D

H Q10↑1

Q’NQN↓X

10↑1

Q’NQN↓X

Structure circuit numérique synchrone

D Q Logique

combinatoire

D QDinA Dout

Données

Horloge

ClkAClkB

Horloge

Verrous (latches)

Sorties totem pole vs 3 états

Alimentation +

Entrée Sortie

Alimentation +

Entrée Sortie

Alimentation -

Sortie Totem pole

Alimentation -

Sortie 3 états

Enable

SortieEnableEntrée

Structure générale d’un circuit numérique

SortiesAlimentation +

Données séries

Données parallèles

Données séries

Données parallèles

Entrées communes Bloc commun

Bloc 1

Bloc 2

Entrées

Alimentation -

parallèles

Commandes

Horloge

parallèles

Commandes

Négation logique en entrée/sortie

Entrée dynamique (active sur front)

Bloc N

Structure générale d’un circuit numérique – exemples

Définir la nature et le rôle de chaque broche de ce circuit.

Synchrone / asynchrone ?

Sur quel niveau les entrées de commande sont-elles actives ?

Logique de commandes des E/S A et B ?

Définir la nature et le rôle de chaque broche de ce circuit.

Synchrone / asynchrone ?

Sur quel niveau les entrées de commande sont-elles actives ?

Logique de commandes des E/S A et B ?

Mêmes questions ?

Rôle de circuit ?

Circuits numériques –Exemples

E1 E2 ENS1 S2 SN

Registre (entrées parallèles)

Registre à décalage (entrée série)

Entrée

S1 S2 SN

Circuits numériques –Caractéristiques électriques

Niveaux logiques et marges de bruit

Circuit 1 Circuit 2sortie entrée

Vsortie Ventrée

0 1 0 0 1 01

Perturbations

Un signal numérique est associé à un état binaire si il appartient à une plage

de tension, dépendante de la technologie.

Valim+

Valim-

0 1 0 0 1 01

Niveau logique incertain

Valim+

Valim-

Marge bruit état haut

Marge bruit état bas

PRECAUTION ?

Emetteur 1

Emetteur 2

Récepteur

Niveaux logiques et marges de bruitOn considère le bus digital ci-contre, sur

lequel sont connectés 2 émetteurs et 1

récepteur.

Les caractéristiques de ces circuits sont :

• alimentation Ucc = 5 V

• Vil = 0.8 V et Vih = 2 V

• Vol = 0 V et Voh = Vcc (si Iout = 0)

• Courant de sortie max Iout = 20 mA

• Courant d'entrée Iin = 0 A

1. Pourquoi les sorties des émetteurs doivent-elles être trois états ?

2. Quel est le rôle de la résistance R ?

3. Quelle condition doit être vérifiée pour qu'un état logique bas transmis soit reçu sans erreur ?

Quelle est la marge de bruit ?

4. Même question pour un état logique haut ?

5. Proposez une valeur pour la résistance R.

Temps de commutation et de propagation

sortieentrée

Les circuits numériques présentent une certaine inertie face au changement. Leur réaction n’est pas instantanée.

Les interconnexions entre circuits introduisent aussi un délai. Caractérise par un temps de propagation Tp.

TpLH TpHL

PROBLEMES ?

Temps de commutation et de propagation

Soit l’additionneur suivant. Les portes ont un temps de propagation Tp = 100 ps.

A t < 0, les signaux d’entrée sont :A = 0, B = 0, Rin = 1. A t = 0, le signal A passe

à l’état 1.

Tracez l’évolution temporelle de S et Rout.

Quel est le chemin critique ?

Comment stabiliser le résultat du calcul pour le circuit en aval ?

Quelle serait la fréquence maximale de fonctionnement d’un tel circuit ?

Diviseur de fréquence

Q’CLK

FD = FCLK/2

Compteur asynchrone

Q’CLK

Q’…

S1 S2 SN

Qu’obtient-on si on chaine N diviseurs de fréquences ?

76543210

Mot binaire t

Comment réaliser un décompteur ?

Pourquoi est-il qualifié d’asynchrone ? Quelle est la conséquence ?

Compteur asynchrone - aléas

76543210Mot binairet

0 20 4 64 0

Etats métastables !

maxT1N

×−=Fréquence max. de fonctionnement pour un

compteur à N bascules :

Compteur synchrone

D Q D Q D Q

S1 S2 SN

Logique combinatoire pANDpXORpD

maxTTT

H Q’ H Q’…

76543210

Temps de stabilisation / de maintien

Les limitations temporelles des circuits numériques imposent le respect de délais à assurer entre les signaux afin d’éviter toute erreur logique :

Temps de stabilisation TS (setup time)

Temps de maintien TH (hold time)

Horloge

Donnée

Limitation fréquentielle des circuits

Temps de stabilisation / de maintien D Q

Combinatory

D QDin Dout

Data line

Clock tree

ClkAClkB

Timing diagram:

Δcknom

Tp+Δdatanom

Tholdnom

Tholdmin

Tsetupnom

Tsetupmin

0minmin >−∆−−∆+=−= setupnomPnomclksetupnomsetupnomsetup TdataTclkTTTM

Fonctionnement assuré si les 2

marges suivantes sont positives :

0minmin >−∆−∆+=−= holdnomnomPholdnomholdnomhold TclkdataTTTM

Temps de stabilisation / de maintien

On considère un circuit digital synchrone dont la profondeur logique max est égale à

10. La profondeur logique min est de 3. Le temps de propagation pour une porte

logique ou une bascule est de 400 ps.

Le temps de stabilisation minimum est de 400 ps, tandis que le temps de maintien

doit être d’au moins 300 ps. Le clock skew max. est estimé à 40 ps.

On fait fonctionner ce circuit avec une fréquence d’horloge de 100 MHz.

Dans cette configuration, le circuit peut-il fonctionner sans violation des contraintes

temporelles ?

Quelle est la fréquence maximale de fonctionnement ?

Circuits numériques –Mémoires

Types de mémoire

Type Volatile Réinscriptible Rafraichissement Vitesse Volume

DRAM Oui Oui Oui + ++

SRAM Oui Oui Non +++ +

Oui Oui Oui ++ ++

EEPROM Non Oui (105 – 106)

par secteurs

Non + 0

Flash Non Oui (105 ) Non ++(+) ++

HDD Non Oui Non 0 +++

Hiérarchie de mémoires

Microprocesseur

RegistresMémoires

caches

Mémoire principale

(vive)

Mémoire de masse

Bus de données

Bus de commandes

Bus d’adresse

Mémoire

Une mémoire est une matrice de cellules de mémorisation.

L’emplacement des données dans la mémoire est repérées par des adresses.

Organisation en mots de K bits

Bus de données

Adressage mémoire

Soit une mémoire pouvant stockée 65536 mots de 16 bits. L’adressage se fait

par mot. La lecture et l’écriture se font par bloc de 16 mots. Elle présente en

outre une contrainte d’alignement : seules des adresses multiples de 16 sont

accessibles.

1. Combien de bits sont nécessaires pour l’adressage ?

2. Quelles sont les valeurs min et max de l’adresse ?

3. Quel est l’intérêt de lire/écrire par blocs ? De la contrainte d’alignement ?

4. Peut-on écrire 2 blocs à partir de l’adresse 0x45EF ? 0xFFF0 ?

5. On souhaite écrire 16 blocs à partir de l’adresse 0xFF00. Quelle est

l’adresse du dernier mot ?

Multiplexeur (Mux) / démultiplexeur (Demux)

Rôle d’aiguilleur dans les circuits numériques : N 1 voie ou 1 N voies,

où N=2M

Exemple :

Architecture d’une mémoire

Décodeur de colonnes

2N colonnes

1 cellule mémoire = 1 bit

se DEMUX

N bits

Mémoire

Matrice de cellules mémoires

= 1 bit

Tampon d’E/S

K bits

Bus de données

Rôle des différentes commandes ?

Exemple

Quelle est la taille exacte de la mémoire ?

Combien y a-t-il d’octets par ligne ? Par colonne ?

Ecrire la table de vérité des états de la mémoire en fonction des signaux de

commande.

Exemple

TWCWrite cycle time THA

Address Hold from Write End (0 ns min)

TAWAddress Set-up to Write End (60 ns min) THZOE

OE HIGH to High-Z (25 ns max)

TSAAddress Set-up to Write Start (60 ns min) TSD

Data Set-up to Write End (30 ns max)

TPWE/WE Pulse Width (50 ns min) THD

Data Hold from Write End (0 ns min)

Temps d’écriture minimum (/CE est laissé à 0) ?

remise à niveau en électronique - documents · electronique analogique vs. numérique processeurs...

Documents

conversions analogique - numérique et numérique -...

conversion analogique numérique et numérique analogique 1...

conversion numérique-analogique - web -...

conception et implÉmentation de processeurs dÉdiÉs …

techniques de conversions numérique/analogique et...

fonctionnement et performance des processeurs

filtrage analogique

convertisseurs analogique-numérique numérique-analogique...

regulation analogique

téléphone analogique

les convertisseurs numérique/analogique - cna analogique

chapitre i architectures des processeurs récents

communication analogique

chapitre ii architecture interne des processeurs

systemes numeriques · ip. quand le software rejoint le...

manuel de référence post-processeurs

conversions analogique-numérique et numérique-analogique...

cours analogique

neuropathies périphériques

introduction au processeurs