prototypage virtuel à partir de sysml
Post on 13-Sep-2014
5.197 views
Embed Size (px)
DESCRIPTION
Prsentation donne RTS 2010 http://www.salons-solutions-electroniques.com/TRANSCRIPT
Prototypage virtuel partir de SysMLLoc Fejoz, RtaW David Guihal,
ALYOTECH InnovationRTS'1001/04/2010,
Parishttp://www.realtimeatwork.com20/04/10 2Cycle de vie du
dveloppementSSSPP ProduitS SpcificationT
TestcasePTPTPTconformitconformitconformitBesoin d'informations
contextuelles implicites.Tests de conformit lors de la
V&V.20/04/10 3TIngnierie dirige par les modlesMMMPP ProduitM
ModleT TestcasePTPPT
ConformitConformitConformitSimulationnumriquePremire vrification
des tests lorsde la descente par simulation.Le contexte doit tre le
plus explicite possible.20/04/10 4Pourquoi SysML?I-deas TMG
ThermalModelicaCatia SimElectronics?? ??Exigences???Problme de
maintenance de la cohrence des modles.20/04/10 5Ingnierie dirige
par LE modleI-deas TMG
ThermalModelicaCatiaExigencesModleSysMLSimElectronicsSysML, la
lingua francade l'ingnieur systme.Le modle comme rfrence
formelledes exigences.20/04/10 6Bnfices Meilleure maturit de la
conception grce aux simulations numriques Exploration de solutions
alternatives facilite Time-to-market rduit Maintenance long terme
facilite (Indpendance vis vis des outils et des technologies)
Formalisme partage entre les mtiers Spcifications non
ambigus20/04/10 7Qu'est SysML? UML simplifi avec le vocabulaire de
l'ingnieur systme Et adapt : Composition de blocs internes,
Flow-port Contraintes paramtriques Exigences Normalis par l'OMG
(Object Management Group)20/04/10 8Block Diagram Definition20/04/10
9Internal Block Diagram20/04/10 10Parametric Diagram20/04/10
11Package DiagramSysML n'est pas une mthode!Cette organisation
provient du retour d'exprience de TopCased.Conforme
EIA-632.20/04/10 129 diagrammes Dfinition de bloc ( UML Class
Diagram) Dfinition de bloc interne (nouveau) Paramtrique (nouveau)
Package (=UML) Activit (UML) tat (=UML) Squence (=UML) Cas
d'utilisation (=UML) Exigence (nouveau)20/04/10 13Extension de
SysML : Profils MARTE Real-Time / Embedded Allocation Measurement
(prcisions sur les valeurs) UML Testing Profile (description des
tests) SysML4Modelica SysML4VhdlAms ? 20/04/10 14Extension de SysML
: Librairies Librairie standard SysML standard ValueType (Real,
Complex) ! Units ( venir)Reste beaucoup faire !cf librairies
Vhdl-Ams et Modelica20/04/10 15Outils Melody : SysML Parametric
Solver for IBM Rational Rhapsody ParaMagic : SysML Parametrics for
MagicDraw OpenModelica MDT : ModelicaML code generator Eclipse
plugins SysML-Companion : simulable models generator from
SysML20/04/10 16DmoSysML-CompanionThe SysML modelSimulation
traceVhdl-Ams(as anexecution model)Vhdl-AmssimulatorRtaW
SysML-Companion20/04/10 17Merci pour votre attention20/04/10
18SysML-Companion l'usageLes planches suivantes illustrent
l'utilisation de SysML-Companion lors de la conception d'un circuit
lectronique simple utilisant la fois de l'analogique et du
numrique.20/04/10 19Le circuit20/04/10 20convertisseur
numrique/analogiqueLe composant Son comportement20/04/10
21Comportement du convertisseurLes lois de KirchhoffLa contrainte
sur la conversion20/04/10 22Conversion Vhdl-Ams---------- ENTITY
DECLARATION DAConvertor ------ENTITY DAConvertor IS PORT(TERMINAL p
: Electrical; TERMINAL m : Electrical; SIGNAL input : IN BIT);END
ENTITY DAConvertor;---------- ARCHITECTURE DECLARATION behav
------ARCHITECTURE behav OF DAConvertor IS QUANTITY v_out ACROSS
i_out THROUGH p TO m;BEGIN IF (input='0') USE v_out == -2.0; ELSE
v_out == 2.0; END USE; BREAK ON input;END ARCHITECTURE
behav;20/04/10 23Simulation numriqueTension aux bornes du
convertisseurTension aux bornes de la rsistanceTension aux bornes
de la bobineEntre (numrique) du convertisseur