modèle d’une cellule de commutation (vdmos, diode...

THESE – Their Ibrahim Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

CHAPITRE 2 : Modèle d’une cellule de commutation (VDMOS, Diode PiN)

Chapitre 2. Modèle d’une cellule de commutation (VDMOS, Diode PiN)

2. Modèle d’une cellule de commutation (VDMOS, Diode PiN)

2.1. Nomenclature des symboles

A : surface effective de la diode [m2]. Agd : surface équivalente du MOSFET de l’espace grille-drain [m2]. Cds0 : capacité drain-source à polarisation nulle du MOSFET [F]. Cgdj : capacité de déplétion de la zone intercellulaire du MOSFET [F]. Cgd : capacité équivalent du MOSFET totale grille-drain [F]. Cgs : capacité équivalent du MOSFET grille-source [F]. Coxd : capacité de l’oxyde de grille du MOSFET [F]. Cds : capacité équivalent du MOSFET drain-source [F].

Tpn

pn UDµµ

µµ+

=.

2 , coefficient de diffusion ambipolaire [m2/s].

i : courant total traversant la diode [A]. in : courant d’électrons [A]. ip : courant de trous [A]. IF : courant direct à l’état passant de diode [A]. IRM : courant inverse maximal de diode [A]. Isat : courant de saturation de la jonction drain-source du MOSFET [A]. Idrain : courant de drain du MOSFET [A]. Isource : courant de source du MOSFET [A]. Igrille : courant de grille du MOSFET [A]. Ids : courant drain-source du MOSFET [A]. Icgd : courant de la capacité grille-drain du MOSFET [A]. Icgs : courant de la capacité grille-source du MOSFET [A]. Icds : courant de la capacité drain-source du MOSFET [A]. Idiode : courant inverse de la diode interne du modèle de MOSFET [A]. Irds : courant de la résistance drain-source du MOSFET [A]. k : constant de Boltzmann = [J/K]. 231038066.1 −×Kplin : transconductance de la région linéaire de la caractéristique statique du MOSFET [A/V2]. Kpsat : transconductance de la région de saturation de la caractéristique statique du MOSFET [A/V2]. Ld : longueur de diffusion ambipolaire [m]. Mj : coefficient empirique, le coefficient de gradualité du dopage [-]. NB : concentration dans la base du MOSFET [m-3]. Na : concentration de référence de la région neutre de la diode [m-3]. Nd : dopage de la base de la diode [m-3]. ni : concentration intrinsèque [m-3].

2/2womega = , hauteur de barrière normalisée de la diode [m]. q : charge de l’électron = [coulomb]. -19101.602×p : concentration en trous [m-3]. Pb : potentiel de la base du MOSFET [V]. rd : résistance de la zone peu dopée de la diode [Ω]. Rd : résistance de l’électrode d’accès au drain du MOSFET [Ω]. Rs : résistance de l’électrode d’accès à la source du MOSFET [Ω]. Rg : résistance de l’électrode d’accès à la grille du MOSFET [Ω]. THESE – Their Ibrahim 30-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


Rds : résistance équivalente du MOSFET entre le drain et la source [Ω]. RDSon : résistance du MOSFET entre drain et source en régime statique direct [Ω]. T : température absolue [k]. tRR : temps de recouvrement inverse de la diode [s].

qkTUT /= , tension thermodynamique [V]. u : tension anode-cathode de la diode [V]. Vbi : potentiel de construction (building potential) [V]. VRM : tension inverse maximale de la diode [V]. VR : tension inverse appliquée de la diode [V]. Vgd : tension grille-drain du MOSFET [V]. Vds : tension drain-source du MOSFET [V]. Vgs : tension grille-source du MOSFET [V]. VT: tension de seuil du MOSFET [V]. w : extension de la zone de charge d’espace de la diode [m]. WB : largeur de la région central de la diode [m]. Wgdj : largeur de la zone de charge d’espace sous la grille du MOSFET [m]. µp : mobilité des trous [m2.V-1.s-1]. µn : mobilité des électrons [m2.V-1.s-1]. τ : durée de vie ambipolaire de la diode [s]. τD : coefficient empirique [-]. θ : facteur de champ électrique transversal du MOSFET [V-1]. α : coefficient empirique [-]. εsi : permittivité du silicium = 1.05×10-10 [F/m].

THESE – Their Ibrahim 31-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


2.2. Introduction

Dans ce chapitre, notre objectif porte sur la modélisation électrique précise de la cellule de commutation diode PiN et transistor MOSFET. Durant le comportement transitoire de la diode, la variation des signaux permettant de passer de l’état passant à l’état bloqué ou réciproquement est assurée généralement par une cellule de commutation. Cette topologie de cellule de commutation est retrouvée dans la plupart des convertisseurs d’électronique de puissance. La diode étant un composant non commandé, la variation des signaux transitoires est assurée alors par le circuit extérieur et par le transistor MOSFET. Il est ainsi indispensable de développer un modèle fin de ce dernier pour la simulation précise des formes d’ondes du courant et de la tension aux bornes de la diode. Le premier temps fait alors l’objet de la modélisation du transistor MOSFET, l’exposé détaille l’identification des paramètres du modèle ainsi qu’une validation expérimentale classique. Pour la diode, la démarche est similaire. Le modèle est également validé expérimentalement autour d’une structure PiN en Carbure de Silicium, montrant ainsi la versatilité du modèle. La problématique de la représentation du comportement parasite du câblage de la cellule de commutation est abordée succinctement puisque la détermination du modèle de ce comportement dépasse le cadre de cet exposé. 2.3. Le transistor MOSFET de puissance

Le transistor MOSFET [Coli06] (Metal-Oxide-Silicon-Field-Effect-Transistor) est un interrupteur de puissance dont le blocage ou l’amorçage sont commandés par une tension. Il fonctionne en mode unipolaire, c’est-à-dire que le courant n’est dû qu’au déplacement d’un seul type de porteurs de charge. MOSFET est rentré dans le domaine de la conversion d’énergie grâce à une évolution vers les technologies verticales [Ferr06]. Nous étudions au cours de ce chapitre le transistor VDMOS (Vertical, Double diffusion, Métal, Oxyde, Semiconducteur). Nous utilisons l’approche par circuits équivalents pour modéliser le VDMOS car ce type de modélisation est le plus pratique (assure une implémentation facile dans les logiciels de CAO et de bonnes vitesses de calcul). 2.3.1. Technologie de MOSFET de puissance

Le transistor MOSFET peut être un transistor à structure latérale ou verticale [Butt04] : Dans la structure latérale, les points de contacts du drain, de la grille et de la source sont placés sur la même face de silicium (face supérieure). Une telle structure est très facilement intégrable mais ne permet pas d’obtenir un transfert de puissance élevé puisque la distance entre source et drain doit être large pour obtenir une bonne tenue en tension inverse et la capacité en courant est quelque part inversement proportionnelle à cette longueur.

Dans la structure verticale, le drain et la source sont placés sur deux faces opposées. Les surfaces de contacts de ces deux connexions peuvent ainsi être augmentées et la largeur entre elles réduite. Dans ce cas la capacité en courant est fortement accrue et la tenue en tension inverse peut être améliorée à l’aide d’une zone N- (epitaxial layer) faiblement dopée.


-


Dans le domaine de l’électronique de puissance, la structure la plus adéquate est donc la structure verticale qui peut satisfaire aux exigences de tenue en tension et de courant élevé. La filière la plus répandue est celle des transistors VDMOS obtenus par double diffusion sur un substrat épitaxie N-, qui représente une technologie plus simple avec un haut rendement de fabrication. Une coupe transversale schématique d’un transistor VDMOS est montrée dans la figure 2.1.

Figure 2.1 : Structure VDMOS (une vue en coupe de deux cellules voisines).

Le VDMOS [Sze02] permet d’assurer, grâce à sa structure verticale, un passage de forts courants par la mise en parallèle d’un très grand nombre de cellules (source-grille) élémentaires. Ce dispositif présente aussi l’avantage d’une grande vitesse de commutation liée à l’absence de stockage des porteurs minoritaires. Et il possède une impédance d’entrée élevée et donc une facilité de commande par la grille isolée. En revanche, la chute de tension est relativement élevée à l’état passant. C’est dû à l’absence de zone de plasma en forte injection dans la zone N-. 2.3.2. Modèle du transistor VDMOS de puissance

En raison de l’évolution des progrès technologiques et notamment la réduction des dimensions des dispositifs élémentaires, de plus en plus de phénomènes physiques ont dû être pris en compte au niveau des différents modèles. En ce qui concerne le transistor MOSFET, nous recensons aujourd’hui un grand nombre de modèles disponibles sur le marché. On peut classer les différents niveaux de modèles du transistor MOSFET selon trois générations. La première génération de modèle concerne principalement les modèles de type SPICE (level 1, 2, et 3). La seconde génération correspond aux premiers modèles de type BSIM (BSIM, HSPICE level 28, BSIM2). La troisième génération de modèles inclut les modèles de type BSIM3 et BSIM4, le modèle EKV et les modèles MM9 et MM11. A ces trois génération de modèles correspondent des évolutions importantes qui ont toujours conduit à proposer des modèles plus robustes vis-à-vis des problèmes de convergence et plus précis tout en garantissant des temps de simulation compatibles avec la simulation de circuits [Gaut04]. Ces modèles adressent surtout les structures de transistor intégrées (technologie CMOS microélectronique).


-


Le VDMOS, par sa structure cellulaire et son fonctionnement unipolaire, se prête bien à une modélisation par circuit équivalent [Butt04]. Le schéma électrique équivalent de la figure 2.2 représente le modèle choisi pour décrire le transistor VDMOS de puissance et qui traduit les régimes de fonctionnement statique et dynamique. Ce modèle est basé sur les travaux de H. HELALI [Hela95] et H. El Omari [Omar03] qui s’inspirent du modèle original de P. Rossel [Ross90]. Ce modèle adapte la modélisation empirique introduite par A. Hefner [Hefn94a], qui utilise deux transconductances Kplin et Kpsat pour mieux représenter convenablement le courant dans le canal et pour améliorer la modélisation. Kplin correspond à la région linéaire et Kpsat correspond à la région de saturation des caractéristiques statiques IDS(VDS). En supposant un courant de canal parabolique par rapport à VDS en régime linéaire et par rapport à VGS en régime de saturation, on trouve :

( )( ) ( )

( )( )( ) ( )

⎪⎪⎪⎪⎪⎪

⎩

⎪⎪⎪⎪⎪⎪

⎨

⎧

−>−+

−

−≤−+

−−

<

=

plin

pastTgsds

Tgs

Tgspsat

plin

pastTgsds

Tgs

psat

dsplindsTgs

plin

Tgs

dS

kk

VVVpourVV

VVk

kk

VVVpourVV

kVk

VVVk

VVpour

I

θ

θ

12

12

0

2

2

(2.1)

La quantité ( )( )Tgs VV −+θ1 permet de tenir compte de la réduction de la mobilité des électrons dans le canal due au champ électrique transversal lorsque la tension grille augmente.

Figure 2.2 : Schéma électrique équivalent du transistor VDMOS.

Rds : résistance entre drain et source qui permet de régler les problèmes de convergence.


-


La figure 2.3 montre l’emplacement des composants constituant le circuit électrique équivalent du VDMOS. La capacité Cgd (figure 2.2) correspond à deux capacités en série :

- Une capacité d’oxyde de valeur constante Coxd, qui définit la valeur de Cgd lorsque le potentiel de drain VDS est nul.

- Une capacité de déplétion Cgdj de la zone désertée sous la grille du semi-conducteur lorsque VDS est supérieure au potentiel de grille VGS.

Figure 2.3 : Schéma de localisation des différents éléments du circuit équivalent du VDMOS.

Le régime de fonctionnement statique est représenté par le générateur de courant de canal Ids, la diode interne, la résistance Rds, ainsi que les résistances Rd, Rs et Rg qui représentent respectivement les résistances d’accès au drain, à la source et à la grille. Les trois capacités traduisant le stockage des charges dans le transistor Cgs, Cgd et Cds interviennent dans le fonctionnement transitoire. 2.3.3. Code VHDL-AMS du modèle de VDMOS

Le code complet du modèle VHDL-AMS est en annexe 5.2. L’entité du modèle de VDMOS, la vue externe du modèle, comprend :

• Les paramètres du modèle (objet : GENERIC) qui peuvent être modifiés par la suite et servent à rendre le modèle plus général (tableau 2.1).

• Les terminaux du modèle (objet : PORT) qui sont à un nature électrique (d : drain, s :

source et g : grille). L’architecture définit le comportement et la structure du modèle, après une zone de déclaration locale, par l’intermédiaire d’instructions concurrentes permettant de manipuler l’information numérique et d’instructions simultanées mettant en jeu les valeurs analogiques du modèle. THESE – Their Ibrahim 35-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


Pour initier la simulation il faut calculer les conditions initiales du modèle : • Le calcul du point de fonctionnement au début de simulation est effectué par une

instruction BREAK (de forme simplifiée) (figure 2.4, 1) : • Il faut imposer la valeur nulle pour les courants de trois capacités internes. • La valeur de la capacité drain-source Cds = Cds0, (Cds0 : la capacité drain-source à

polarisation nulle du MOSFET). • Nous avons utilisé le signal DOMAIN pour analyser le type de simulation. Tout

d’abord « QUIESCENT_DOMAIN » identifie le calcul du point initial à l’aide d’un modèle simplifié, puis le modèle dynamique est décrit (figure 2.4, 2).

ARCHITECTURE arch_mos2kp OF Power_MOSFET IS ... BEGIN -- Initialization, valid for reverse or forward bias -- BREAK icds => 0.0; BREAK icgd => 0.0; BREAK icgs => 0.0; BREAK cds => cds0; ... IF (domain=quiescent_domain) USE ------------- Simulation Static (DC) ------------- ... IF (vggss < vt) USE Ids == 0.0; ELSIF (vddss > (vggss-vt)*kpsat/kplin) USE Ids == kpsat*(vggss-vt)*(vgs-vt)/(2.0*(1.0+teta*(vggss-vt))); ELSE Ids ==(kplin/(1.0+teta*(vggss-vt)))*((vggss-vt)*vddss- kplin*vddss*vddss/(2.0*kpsat)); END USE; ... ELSE ------------- Simulation Transient (TR) ------------- ... Cds == cds0/((1.0+vddss/pb)**mj); cgdj == agd*eps/(sqrt(2.0*eps*vggdd/q*nb)); IF (vggdd<0.0) USE cgd ==coxd*cgdj/(coxd+cgdj); ELSE cgd==coxd; END USE;

... Icds == cds*vddss'dot; icgd == cgd*vggdd'dot; icgs == cgs*vggss'dot; ... END USE; ------END Doamin-------------------------- END ARCHITECTURE arch_mos2kp;

Figure 2.4 : Code VHDL-AMS du modèle de VDMOS.


-


Tableau 2.1 : Signification des paramètres du modèle VDMOS.

Signification physique Symbole Unité

Concentration dans la base. NB m-3

Surface équivalente de l’espace grille-drain. Agd m2

Potentiel de contraction de la jonction PN. Pb V

Coefficient empirique de gradualité de jonction. Mj -

Capacité de drain-source à polarisation nulle du MOSFET. Cds0 F

Capacité de l’oxyde de grille par rapport au drain. Coxd F

Capacité grille-source. Cgs F

Courant de saturation de la jonction drain-source. Isat A

Résistance de l’électrode d’accès à la grille. Rg Ω

Résistance de l’électrode d’accès à la source. Rs Ω

Résistance de l’électrode d’accès au drain. Rd Ω

Tension de seuil. VT V Facteur de correction permettant de prendre en compte le champ transversal dans le canal. θ V-1

Transconductance dans la région linéaire de la caractéristique statique du MOSFET. Kplin A/V2

Transconductance dans la région de saturation de la caractéristique statique du MOSFET. Kpsat A/V2

2.3.4. Extraction des paramètres du modèle de VDMOS

Un modèle du transistor VDMOS n’est utile que si ses paramètres sont ajustés de manière à ce que ce modèle représente fidèlement les caractéristiques du composant physique. Les techniques classiques utilisées pour l’identification des paramètres électriques du transistor MOS de puissance reposent sur la mesure des caractéristiques statiques courant-tension I(V) et dynamiques capacité-tension C(V) [Hame88], [Besb89], [Ross90] et [Maim90]. Un certain nombre d’outils d’extraction sont proposés dans le commerce comme IC-CAP [Lin94], c’est un programme d’extraction de paramètres automatisé et il est souvent utilisé en micro-électronique. La méthode d’extraction proposée utilise des signaux temporels au lieu de mesures délicates de la capacité utilisée dans les méthodes classiques [Omar02]. Dans la phase d’identification des paramètres, deux types de caractéristiques électriques sont exploitées : des caractéristiques statiques d’une part et des caractéristiques en commutation sur charge RL, à l’ouverture et à la fermeture du transistor, d’autres part [Wei02]. La procédure d’indentification proposée comprend deux étapes principales :

• L’extraction des paramètres initiaux : ceci est basée sur des fichiers techniques de fabriquant (Datasheets), des équations du modèle analytique, des caractéristiques statiques mesurées et des approches de simplification.


-


• Perfectionnement des paramètres par une approche d’optimisation pour minimiser l’écart entre la simulation et l’expérimentation.

2.3.4.1. Les méthodes simples d’extraction des paramètres

Les paramètres du modèle du VDMOS, résumés dans le tableau 2.1, sont divisés en deux groupes principaux :

• Le premier groupe adresse les caractéristiques statiques (VT, θ, kpsat, kplin, Rdson et Isat).

• Le deuxième groupe adresse les caractéristiques dynamiques (Cgs, Cds0, Mj, Pb, Coxd, NB et Agd).

2.3.4.1.1. Paramètres influençant le comportement statique du VDMOS

Les paramètres statiques influencent directement le courant de drain et sont liés à la géométrie et à la technologie utilisée dans la réalisation du composant. Nous citons ici la méthode que nous avons utilisée pour calculer la valeur de ces différents paramètres, présentant un exemple numérique sur un dispositif (MOSFET IRF740 10A/400V) :

1) Extraction de la tension du seuil (VT)

A partir des caractéristiques statiques mesurées on trace la courbe dsI en fonction de Vgs

pour la zone de saturation, c’est-à-dire à ( )plin

pastTgsds k

KVVV −> comme le montre la figure 2.5

(courbe rouge). Et on trace la tangente (courbe bleue) qui coupe l’axe des abscisses en un point dont l’abscisse correspond à la tension de seuil VT. Cette méthode est tirée de l’expression du courant de drain à saturation, équation (2.1), [Sze81].

Figure 2.5 : Mesure en saturation ( )gsds VfI = ,

extraction de la tension de seuil VT pour le MOSFET (IRF740).


-


2) Extraction du paramètre (θ)

Le paramètre θ est un paramètre de correction qui permet de tenir compte de la réduction de la mobilité des électrons dans le canal due au champ électrique transversal lorsque la tension de grille augmente. Pour calculer le paramètre θ il suffit de prendre l’expression approchée du courant en saturation donné par :

( )(( ))Tgs

Tgspsatds VV

VVkI

−+−

=θ12

2

(2.2)

Pour une tension drain-source Vds donnée dans la zone de saturation, on prend deux valeurs de courant Ids1, Ids2 et les tensions de grille-source Vgs1 et Vgs2 qui leur correspondent :

( )(( ))Tgs

Tgspsatds VV

VVkI

−+−

=1

21

1 12 θ (2.3)

( )

(( ))Tgs

Tgspsatds VV

VVkI

−+−

=2

22

2 12 θ (2.4)

Les deux dernières équations (2.3 et 2.4) nous permettent de calculer une valeur initiale du paramètre θ :

( ) ( )( )( ) ( )( )2

2112

122

212

221

TgsTgsdsTgsTgsds

TgsdsTgsds

VVVVIVVVVIVVIVVI

−−−−−

−−−=θ (2.5)

Nous avons appliqué l’expression précédente sur les caractéristiques statiques mesurées du MOSFET (IRF740). Pour les deux points (Ids1 = 4.02A, Vgs1 = 5V) et (Ids2 = 13.91A, Vgs2 = 7V), on calcule une valeur initiale θ ≈ 1.77V-1.

3) Extraction des paramètres de la transconductance (Kpsat et Kplin)

Après la détermination de VT et θ, on peut déterminer le paramètre Kpsat à partir de l’équation (2.2) en prenant une valeur de Vgs donnée et le courant qui lui correspond (en se situant dans la zone de saturation). Pour le dispositif MOSFET (IRF740), on a VT ≈ 3.85V et θ ≈ 1.77V-1, pour le point (Ids = 13.91A, Vgs = 7V) on calcule une valeur initiale Kpsat ≈ 18.43A/V2. Pour déterminer le paramètre Kplin, on utilise l’équation approchée du courant dans le régime linéaire :

( )( )Tgs

psat

dsplindsTgs

plinds VVk

VkVVV

kI−+

−−=

θ12

2

(2.6)

Pour estimer une valeur initiale du paramètre Kplin pour le MOSFET IRF740, on remplace dans l’expression précédente (2.6) les paramètres trouvés par leurs valeurs. Et en se situant dans la zone linéaire, on prend une tension Vds et le courant correspondant, par exemple THESE – Their Ibrahim 39-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


(Vds = 3.48V, Vgs = 8V et Ids = 6.94A). On obtient donc une équation de second degré à une inconnue, sa résolution nous permet de déterminer une valeur initiale du paramètre Kplin ≈ 4.45A/V2.

4) Extraction du paramètre (RDSon)

RDSon est la résistance totale qui apparaît entre la source et le drain lorsque le transistor conduit en régime linéaire (ou ohmique). Elle n’est pas un paramètre d’entrée du modèle, mais c’est un paramètre utile. RDSon permet de déterminer la chute de tension et la puissance dissipée à l’état passant. Pour la déterminer, il suffit de calculer l’inverse de la pente de la caractéristique statique Ids(Vds) dans la partie linéaire (on considère sa valeur à faible tension drain-source Vds).

0→⎟⎟⎠

⎞⎜⎜⎝

⎛=

Vdsds

dsDSon I

VR (2.7)

Pour le MOSFET (IRF740), on trouve RDSon ≈ 0.528Ω.

5) Extraction du paramètre (Isat)

Ce paramètre représente le courant de saturation de la jonction drain-source. En pratique, la valeur de paramètre Isat est de l’ordre de dizaines de pA. 2.3.4.1.2. Paramètres influençant le comportement dynamique du VDMOS

Nous citons ici la méthode que nous avons utilisée pour identifier les différents paramètres influençant le comportement dynamique du VDMOS, présentant un exemple numérique sur un dispositif (MOSFET IRF740 10A/400V) :

1) La capacité (Cgs)

Nous déterminons la valeur de la capacité grille-source directement à partir des courbes Ciss (Input Capacitance) et Crss (Reverse Transfer Capacitance) en fonction de la tension à Vds pour Vgs = 0 (figure 2.6). Nous nous plaçons à des tensions de polarisation Vds suffisamment élevées pour lesquelles la variation des capacités Ciss et Crss devient très faible [Omar03].

rssissgs CCC −= (2.8) A partir de la Datasheet du MOSFET (IRF740), on trouve Cgs ≈ 1.15nF.

2) La capacité (Cds0)

Nous déterminons la valeur de la capacité Cds0 à partir des courbes Coss (Output Capacitance) et Crss lorsque la tension Vds est nulle (figure 2.6) [Omar03].

rssossds CCC −=0 (2.9) A partir de la Datasheet du MOSFET (IRF740), on trouve Cds0 ≈ 1.4nF.


-


Figure 2.6 : Variations des capacités du MOSFET (IRF740), Datasheet.

3) Le paramètre (Mj)

Le coefficient de gradualité de jonction, Mj, est un coefficient empirique, dont la valeur est pratiquement voisine de 0.5 [Hame88].

4) Le potentiel de la base (Pb)

Nous déterminons la tension de diffusion Pb à partir de l’expression de la capacité drain-source [Besb89] pour une tension Vds arbitraire :

Mjds

dsds

PbV

CC⎟⎠⎞

⎜⎝⎛ +

=1

0 (2.10)

La valeur du paramètre Pb est, en pratique, voisine de 1V.

5) La capacité de l’oxyde (Coxd)

La valeur de la capacité Coxd correspond au point maximum de la courbe de Crss dans la Datasheet (figure 2.6). Par conséquent, Coxd peut être écrit comme suit [Kang03]: ) (2.11) max( rssoxd CC = A partir de la Datasheet du MOSFET (IRF740), on trouve Coxd ≈ 0.8nF.

6) La concentration (NB)

On peut estimer la valeur de la concentration dans la base comme suit [Brya06] :

][1088.2 3117 −−×= cmVN BRB (2.12) THESE – Their Ibrahim 41-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


Où, VBR est la tension de claquage (breakdown voltage). Pour le MOSFET (IRF740), avec une tension de claquage VBR = 400V selon la Datasheet, on calcule une valeur initiale de NB, 7.2×1014 cm-3.

7) Détermination de paramètre (Agd)

La capacité grille-drain Cgd se compose de deux capacités en série (figure 2.3), la capacité de l’oxyde et la capacité de déplétion :

gdjoxdgd CCC111

+= (2.13)

Avec :

gdj

sigdgdj W

AC

ε= (2.14)

Où, Wgdj est la largeur de la zone de désertion tel que :

B

gdsigdj qN

VW

ε2= (2.15)

A partir des équations 2.13, 2.14 et 2.15, on obtient :

siB

gd

gdoxd

oxdgdgd qN

VCC

CCA

ε2

−×

= (2.16)

Avec : gsdsgd VVV −= Connaissant la valeur de Coxd et à partir de la courbe de Cgd qui est la courbe de Crss (pour Vgs = 0) d’après la Datasheet, on détermine une valeur initiale d’Agd. Pour le MOSFET (IRF740) Agd ≈ 5.4µm. 2.3.4.2. Optimisation

La méthode que nous avons utilisée repose sur l’identification à partir des caractéristiques statiques et des caractéristiques en commutation du VDMOS sur une charge RL. L’objectif de l’optimisation est de minimiser l’erreur (une fonction coût, J) entre la simulation et l’expérimentale. Le schéma de principe d’identification des paramètres du VDMOS est décrit à la figure 2.7.


-


Ym

Ys

Mesure (DUT)

Initialisation Des paramètres

Simulation Simplorer

+_

Le critère de calcul Fonction coût J=||Ym-Ys||

Optimisation

Figure 2.7 : Schéma de principe du système d’identification des paramètres du VDMOS. 2.3.4.2.1. Optimisation « Statique »

Pour obtenir les caractéristiques statiques du VDMOS, on peut utiliser facilement un traceur électronique (par exemple, TEKTRONIX 371A). Mais la mesure des caractéristiques statiques avec le traceur pose le problème de l’auto-échauffement du composant pendant la mesure. Ce problème de l’échauffement s’amplifie lorsque la tension est grande. Il est donc nécessaire de développer un système de mesure pour éviter ce problème, car notre méthode d’identification est basée sur la comparaison entre les résultats d’expérience et des résultats de simulation. Nous avons utilisé le banc de mesure des caractéristiques statiques en impulsion basé sur le schéma de la figure 2.8. Il comprend une résistance de charge RC dont la valeur dépend du courant maximal traversant le composant sous test (T1). Le circuit comporte un interrupteur IGBT (T2) qu’est commandé par un générateur d’impulsion. Le composant sous test (T1) est aussi commandé par une alimentation de tension. Le transistor T2 polarise T1 pendant quelques µs. Quand T2 est saturé, le courant et la tension mesurées aux bornes de T1 reflètent son état statique. L’auto-échauffement est limité par la faible répétitivité des polarisations de T1. Dans la phase d’optimisation statique, nous utilisons trois points sur trois caractéristiques statiques pour différentes tensions de grille comme le montre la figure 2.9. Le choix des tensions de grille joue sur la qualité de l’identification. Une bonne méthode consiste à choisir le régime linéaire (Vgsmax), c’est-à-dire l’état passant, et deux tensions légèrement supérieures au seuil [Wei02]. L’optimiseur qui s’attache à chercher des paramètres de telle sorte que les deux comportements de la mesure et de la simulation soient les plus proches possibles reçoit donc toutes les informations disponibles et les utilise pour minimiser la fonction coût J tel que :

3,2,13,2,1

)()()(

==

⎟⎟⎠

⎞⎜⎜⎝

⎛ −= ∑∑ i

cVI

VIVIJc i

ids

eds

ids

eds

ids

sds (2.17)

Avec : THESE – Their Ibrahim 43-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


)( dssds VI , sont les points des réseaux de caractéristiques statiques pour la simulation et

l’expérience respectivement, )( ds

eds VI

C : est le nombre de courbes, (C = 3 dans notre cas). La première phase d’identification des paramètres consiste donc à identifier les paramètres « statiques ».

THESE – Their Ibrahim 44-

Figure 2.8 : Banc de test pour mesurer les caractéristiques statiques du VDMOS. 2.3.4.2.2. Optimisation « dynamique »

Les méthodes classiques de caractérisation dynamique C = f(V) présentent en effet plusieurs inconvénients, notamment leur grande sensibilité aux conditions de mesure, leur mise en œuvre complexe, et leur éloignement des conditions réelles d’utilisation. Les méthodes temporelles s’affranchissent de ces limitations, tout en donnant des résultats très proches et moins bruité [Omar03].

Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


Figure 2.9 : Les caractéristiques statiques du MOSE IRF740.

Nous caractérisons en régime dynamique le transistor VDMOS dans un circuit de commutation sur charge RL (Résistive et Inductive) (figure 2.10). Elle permet d’extraire de nombreuses informations sur le comportement du transistor en commutation (surtension, fréquences d’oscillations, …etc.). Le transistor MOS est commandé en tension sur sa grille à travers une résistance Rg, par un signal qui provient d’une logique de commande basse puissance. Afin d’effectuer au mieux la commutation du transistor, il est nécessaire de placer un driver entre la logique et la grille du MOSFET. La seconde phase d’identification des paramètres, consiste à extraire les paramètres dynamiques. Pour cela, il faut définir les grandeurs qui peuvent caractériser les courbes pendant la commutation, c’est-à-dire les paramètres transitoires qui sont présentés dans le paragraphe suivant. En se basant sur la même approche d’optimisation (schéma de la figure 2.7) et en disposant des paramètres statique optimisés, les paramètres agissant sur les caractéristiques dynamiques sont identifiés à partir de comparaison des valeurs mesurées et simulées des paramètres transitoires du VDMOS. Une fonction coût utilisée pour l’optimisation des paramètres dynamique du modèle de VDMOS est de la forme :

( ) ( )( )∑

=⎟⎟⎠

⎞⎜⎜⎝

⎛ −=

n

ie

es

xigxigxigJ

1

2

(2.18)

Où , sont des paramètres transitoires caractérisant le comportement dynamique liés à la simulation et à l’expérience respectivement.

)(xig s )(xig e


-


LR


MOSFET

C E

Vgs Rg

Figure 2.10 : Banc de test en commutation sur charge RL.

Nous avons utilisé la procédure d’indentification précédente pour extraire les paramètres des composants : (IRF740 10A/400V) et (MTP20N20E 20A/200V). Les valeurs de ces paramètres se trouvent dans l’annexe 2.1. 2.3.4.2.3. Paramètres transitoires du VDMOS

Les courbes de commutation sont représentées par plusieurs paramètres transitoires pour la commutation à l’ouverture du transistor VDMOS (figure 2.11) et pour la commutation à la fermeture (figure 2.12), ces grandeurs sont définies dans les tableaux 2.2 et 2.3, respectivement.


-


Tableau 2.2 : Les paramètres transitoires décrivant la phase de commutation à l’ouverture du VDMOS.

Symbole Unité Signification

trv(OFF) s Temps de la montée de la tension VDS.

tfi(OFF) s Temps de la descente du courant IDS.

VDSmax(OFF) V Valeur maximale de la tension VDS.

VDS(OFF) V Tension appliquée.

dVDS/dt(OFF) V.s-1 Pente de la croissance de la tension.

IDSmin(OFF) A Valeur minimale du courant IDS.

IDS(On) A Courant appliquée.

dIDS/dt(OFF) A.s-1 Pente du courant à la descente.

Figure 2.11 : Formes d’ondes de la commutation du VDMOS sur charge RL à l’ouverture.


-


Tableau 2.3 : Les paramètres transitoires décrivant la phase de commutation à la fermeture du VDMOS.


tri(ON) s Temps de la montée du courant IDS.

tfv(ON) s Temps de descente de la tension VDS.

IDS(ON) A courant appliqué.

dIDS/dt(ON) A.s-1 Pente de la croissance du courant IDS.

dVDS/dt(ON) V.s-1 Pente de la descente de tension VDS.

VDS(OFF) V Tension appliquée.

Figure 2.12 : Formes d’ondes de la commutation du VDMOS sur charge RL à la fermeture.

2.3.5. Validation du modèle de VDMOS

Le modèle du VDMOS est évalué en utilisant plusieurs tests pour examiner son comportement dans les conditions statiques et dynamiques dans lesquelles le dispositif est prévu pour fonctionner. Les évaluations sont exécutées pour les composants IRF740 et MTP20N20E, avec les paramètres donnés dans l’annexe 2.1.


-


2.3.5.1. Validation « statique »

La figure 2.13 compare les caractéristiques statiques simulées du MOSFET (IRF740) (lignes solides) aux caractéristiques mesurées (lignes tirées), à température ambiante. La figure 2.14 montre les caractéristiques de transfert typiques, simulées et mesurées, du transistor MOSFET (IRF740) à température ambiante. Puisque que les caractéristiques de transfert n’ont de signification que pour la région de saturation, nous avons fixé la tension d’alimentation V

)( GSDS VfI =

DS à 20V. Les caractéristiques statiques du dispositif (MTP20N20E) se trouvent en annexe 2.2.1. Les résultats nous permettent de constater une bonne adéquation entre la simulation et l’expérience. L’accord de comportement statique du modèle peut donc être considéré comme satisfaisant.

Figure 2.13 : Les caractéristiques statiques mesurées et simulées du MOSFET (IRF740).


-


Figure 2.14 : Les caractéristiques de transfert typiques du MOSFET (IRF740).

2.3.5.2. Validation « dynamique »

Le circuit de commutation sur charge RL (figure 2.10) est utilisée pour les évaluations, avec les conditions (MOSFET : IRF740, Vds = 150V, R = 69Ω, L = 0.6µH, Rg = 15Ω). Les figures 2.15 et 2.16 comparent les formes d’onde mesurées et simulées de la tension et du courant du MOSFET à l’ouverture et à la fermeture respectivement. Les tableaux 2.4 et 2.5 représentent les valeurs des paramètres transitoires, extraits pour la simulation et l’expérience, qui caractérisent les courbes lors de la commutation à l’ouverture et à la fermeture, respectivement, pour le transistor IRF740. Les tableaux 2.6 et 2.7 représentent les paramètres transitoires caractérisant la commutation du transistor MOSFET (MTP20N20E) à l’ouverture et à la fermeture, respectivement. Les courbes de commutation du dispositif MTP20N20E se trouvent en annexe 2.2.2. Les paramètres transitoires sont comparés par l’utilisation de l’erreur relative « » qui est définie par :

i∆

si

si

ei

i xxx −

=∆ (2.19)

Où : eix , : les grandeurs obtenue par l’expérience et en simulation respectivement. s

ix Nous constatons une bonne corrélation entre la simulation et l’expérience. L’accord de comportement dynamique du modèle peut donc être considéré comme satisfaisant.


-


Figure 2.15 : Mesures et simulations de courant et de tension de drain du MOSFET (IRF740) en

commutation à l’ouverture, (Vds = 150V, R = 69Ω, L = 0.6µH, Rg = 15Ω). Tableau 2.4 : Paramètres transitoires caractérisant la commutation du transistor MOSFET (IRF740) à

l’ouverture.

Symbole Unité Valeur mesurée

eix

Valeur simulée six

Erreur relative %i∆

trv(OFF) s 6.84×10-08 6.41×10-08 6.7 % tfi(OFF) s 8.35×10-08 7.67×10-08 8.86 % VDSmax(OFF) V 175.17 175.91 0.42 % VDS(OFF) V 149.1 149.85 0.5 % dVDS/dt(OFF) V.s-1 5.64×10+09 6.07×10+09 7.08 % IDSmin(OFF) A -0.192 -0.205 6.34 % IDS(On) A 2.147 2.162 0.69 % dIDS/dt(OFF) A.s-1 -6.97×10+07 -7.61×10+07 8.41 %


-


Figure 2.16 : Mesures et simulations de courant et de tension de drain du MOSFET (IRF740) en

commutation à la fermeture, (Vds = 150V, R = 69Ω, L = 0.6µH, Rg = 15Ω). Tableau 2.5 : Paramètres transitoires caractérisant la commutation du transistor MOSFET (IRF740) à

la fermeture.


eix

Valeur simulée six


tri(ON) s 7.6×10-08 6.73×10-08 12.92 %

tfv(ON) s 5.24×10-08 4.8×10-08 9.16 %

IDS(ON) A 2.148 2.158 0.46 %

dIDS/dt(ON) A.s-1 9.45×10+07 10.2×10+07 7.35 %

dVDS/dt(ON) V.s-1 -2.72×10+10 -3.12×10+10 12.82 %

VDS(OFF) V 148.58 150.15 1.04 %


-


Tableau 2.6 : Paramètres transitoires caractérisant la commutation du transistor MOSFET (MTP20N20E) à l’ouverture, (Vds = 150V, R = 15.3Ω, L = 0.66µH, Rg = 100Ω).


eix

Valeur simulée six


trv(OFF) s 1.54×10-07 1.6×10-07 3.75 %

tfi(OFF) s 2.41×10-07 2.64×10-07 8.71 %

VDSmax(OFF) V 192.43 190.68 0.91 %

VDS(OFF) V 151.43 150.55 0.58 %

dVDS/dt(OFF) V.s-1 3.26×10+09 3.54×10+09 7.9 %

IDSmin(OFF) A -0.336 -0.365 7.94 %

IDS(On) A 9.69 9.74 0.51 %

dIDS/dt(OFF) A.s-1 -1.13×10+08 -1.24×10+08 8.87 % Tableau 2.7 : Paramètres transitoires caractérisant la commutation du transistor MOSFET

(MTP20N20E) à la fermeture, (Vds = 150V, R = 15.3Ω, L = 0.66µH, Rg = 100Ω).


eix

Valeur simulée six


tri(ON) s 4.65×10-07 4.24×10-07 9.67 %

tfv(ON) s 2.34×10-07 2.14×10-07 9.34 %

IDS(ON) A 9.742 9.699 0.44 %

dIDS/dt(ON) A.s-1 1.14×10+08 1.06×10+08 7.54 %

dVDS/dt(ON) V.s-1 -3.24×10+9 -3.65×10+9 11.23 %

VDS(OFF) V 148.54 150.03 0.99 %


-


2.4. La diode PiN de puissance

La diode de puissance est un interrupteur non commandable, sa fonction est non seulement indispensable mais omniprésente dans les systèmes électroniques de puissance. On utilise principalement les diodes bipolaires PiN et les diodes Schottky lorsque les tensions le permettent [Ferr06]. Pour les faibles tensions les diodes Schottky sont préférées car elles sont plus rapides que les diodes PiN, elles ont une chute de tension à l’état passant plus faibles et de plus faibles pertes en commutation. Cependant pour les applications de plus forte tension, on utilise les diodes bipolaires PiN (tenue en tension élevée et faible courant de fuite). Notre travail porte donc sur la modélisation de la diode PiN et l’étude de son comportement transitoire et en particulier la commutation à l’ouverture. Le modèle sera validé sur des composants silicium et carbure de silicium. 2.4.1. Technologie de la diode PiN de puissance

Une diode PiN (Positive Intrinsic Negative) est généralement réalisée avec une couche P+ très dopée par diffusion dans une couche épitaxiée de type N- faiblement dopée. Cette couche est appelée zone centrale ou base intrinsèque. L’épitaxie N- est réalisée sur un substrat très dopé de type N+ tel que représenté sur la figure 2.17. Le contact relié à la zone P+ constitue l’anode, celui relié à la zone N+ la cathode.

Figure 2.17 : Structure d’une diode PiN de puissance.

Les principaux paramètres de conception qui caractérisent la diode PiN dans l’approche unidimensionnelle sont :

• La largeur (WB) de la région centrale, • La surface effective (A) de la diode, • Le dopage (ND) de la région faiblement dopée (épitaxie), • La durée de vie ambipolaire (τ) dans la base.

L’optimisation de ces paramètres est cruciale afin de satisfaire au mieux le compromis entre une faible chute de tension à l’état passant et une forte tenue en tension (la tension de claquage) à l’état bloqué.


-


2.4.2. Modèle de la diode PiN de puissance

Beaucoup de modèles de la diode PiN ont été publiés. [Krau98] et [Ming99] classifient les modèles développés jusqu’en 1998. Les modèles signalés dans [Laur08] ont une bonne exactitude, mais ils comprennent des paramètres difficiles à extraire. Dans [Mass01], il est montré que le modèle standard Spice n’est pas convenable pour représenter une diode PiN. Le modèle Spice, par exemple, ne considère pas le phénomène de forte injection dans la base épitaxiale de la diode. Comme indiqué dans [Krau98] de nombreux modèles incluent le phénomène de forte injection (high-level injection) comme [Ma97] qui est à l’initiative de l’évolution du modèle Saber de la diode [Mant95]. La littérature rapporte également des modèles circuits équivalents pour le modèle de la diode (lumped-charge) [Igic01], [Stro97]. Cependant cette technique qui produit des modèles compatibles Spice n’offre aucun avantage sur les modèles d’état. Le modèle physique de la diode (physics-based model) développés dans [Palm02, Palm03] est basé sur une série de solution de Fourier pour résoudre les équations ambipolaires de diffusion (ADE). Dans [Brya08a], le papier décrit la modification du modèle standard de Fourier [Palm03] pour tenir compte du contrôle de la durée de vie locale, et de la révision des conditions aux limites nécessaires pour la modélisation (punch-through). Le modèle développé peut simuler les aspects de la haute tension des diodes. Dans [Buia07], le papier propose une approche qui n’est plus quasi-statique, du circuit équivalent de la diode PiN. Le modèle est basé sur la résolution de l’ADE par la méthode de différences finies (FDM). Le modèle de la diode que nous présentons ici a été publié dans [More94]. Il est plus particulièrement destiné aux diodes de puissance, dont le fonctionnement en forte injection rend cruciale la prise en compte du phénomène de recouvrement, dans laquelle les charges stockées en conduction sont évacuées à l’ouverture. L’utilisation de ce modèle est nécessaire car le phénomène de recouvrement est très mal représenté par le modèle Spice de la jonction PN [Mass01]. La modélisation de la diode PiN que nous utiliserons est basée sur une décomposition en quatre zones distinctes (figure 2.18) : deux zones neutres, une zone de charge d’espace et une zone de plasma (ou forte injection).

Figure 2.18 : Profil de dopage 1D d’une diode PiN et son découpage en quatre régions

semiconductrices [Butt04]. En polarisation directe de la diode, la zone de charge d’espace est « écrasée », et peut être négligée, alors qu’en polarisation inverse, elle s’étend quasiment sur toute la zone faiblement dopée. Le recouvrement correspond à l’évacuation des charges de la zone de plasma au cours


-


de l’extension de la zone de charge d’espace, c’est un état transitoire dans lequel les deux zones sont présentes. Les zones neutres correspondent aux zones fortement dopées de la diode, et l’on considérera qu’elles sont toujours en régime de faible injection. La zone de plasma est en régime de forte injection, c’est-à-dire que la concentration de porteurs est très supérieure au dopage net en général. En faisant l’hypothèse de neutralité de cette zone, on peut écrire qu’en tout point on a ( pn = ) égalité des concentrations de porteurs libres. On va donc rechercher une solution de l’équation de diffusion ambipolaire :

( ) ( ) ( )τ

txptxxpDtx

tp ,,, 2

2

−∂∂

=∂∂ (2.20)

Avec : D, le coefficient de diffusion ambipolaire, τ, la durée de vie des porteurs minoritaires. Pour résoudre (2.20) avec les conditions aux limites associées, [More94] a utilisé la technique d’Approximation Interne, permettant de transformer un problème aux limites, dépendant de l’espace et du temps en un système d’équations différentielles ne dépendant que du temps. Il en résulte que le profil transitoire de la concentration des trous dans la zone de plasma peut être défini par deux variables d’état, « x1 » et « x2 », avec une précision satisfaisante (meilleur compromis coût/précision compte-tenu des autres hypothèses simplificatrices).

⎟⎟⎠

⎞⎜⎜⎝

⎛+−

+⎟⎟⎠

⎞⎜⎜⎝

⎛⎟⎟⎠

⎞⎜⎜⎝

⎛+−=⎟⎟

⎠

⎞⎜⎜⎝

⎛)/()(

1.10

01102

1

2

1

2

2

pnpnwD I

ixx

xx

dtd

Bµµµµττ τπ (2.21)

Avec : I0, un courant de référence, WB, l’épaisseur de base, i, le courant total traversant la diode : i = in +ip. Le courant d’électrons à la limite entre la zone de plasma et la zone de charge d’espace ZCE (courant de déplacement) est lié à l’extension de cette dernière (w) par :

( AwqNdtdi Dn −= ) (2.22)

Avec : A, la surface effective de la diode, ND, la concentration de dopage de base. En remplaçant, dans (2.22), in par (i-ip), on peut écrire l’équation d’état reliant la variable externe « i » à la variable d’état « w » :

AqNii

dtdw

D

p −= (2.23)


-


La chute de tension entre anode et cathode de la diode (variable externe) s’exprime par :

( 11ln2 0

2

xVIRwUVV nNdTbi +++−= ) (2.24)

Vbi est le potentiel de construction (building potential) de la diode (notamment dû aux

contacts ohmiques), le terme « 2

2wUT » correspond à la hauteur de barrière d’une jonction

abrupte dans la ZCE, « » est la chute de tension résistive dans la zone neutre lorsque la diode n’est pas en régime de forte injection partout et le terme est une représentation empirique de la chute de tension dans la zone de plasma.

IRNd

( 11ln0 xVn + )

2.4.3. Code VHDL-AMS du modèle de la diode PiN

Le code du modèle VHDL-AMS de la diode PiN de puissance se trouve en annexe 5.1. L’entité du modèle de la diode comprend :

• Les paramètres du modèle (objet : GENERIC) sont technologiques pour quatre d’entre eux et deux autres paramètres empiriques (tableau 2.8).

• Les terminaux du modèle (objet : PORT) sont à un nature électrique (a : anode et c : cathode).

L’architecture définit, après une zone de déclaration locale, le fonctionnement du modèle et décrit les équations analytiques du modèle qui sont basées sur trois variables d’état : « x1, x2 et w ». Les conditions initiales du modèle sont déterminées à partir de l’état passant (état implicite, en imposant que le courant est connu), on calcule la valeur initiale des trois variables d’état du modèle : x1, x2 et w. Pour démarrer la simulation, on a besoin d’imposer une valeur faible pour la hauteur de barrière normalisée (omega). Nous avons utilisé l’instruction BREAK pour introduire les conditions initiales précédentes dans le code VHDL-AMS (figure 2.19). Tableau 2.8 : Paramètres du modèle VHDL-AMS de la diode PiN de puissance.

Signification physique Symbole Unité

Surface effective de la diode. A m2

Concentration de dopage de la base. ND m-3

Largeur de la base. WB m

Durée de vie ambipolaire dans la base. τ s

Coefficient empirique. α -

Coefficient empirique. τD s


-


ARCHITECTURE Morel94 OF PiN_Diode IS ... BEGIN --Initialization, valid for reverse or forward bias BREAK omega => 0.1, --Normalized width of ZCE x1 => i/i0, --State variable #1 x2 => tau1/tau*x1, --State variable #2 w => sqrt(2.0*omega), --State variable #3 ... BREAK ON x1'above(0.0) ... IF x1'above(0.0) USE rd == rd0/(1.0+x1); u == vbi-ut*w*w/2.0+RNd*i+vn0*log(1.0+x1); ELSE rd == rd0; u == vbi-ut*w*w/2.0+RNd*i; END USE; ... w'dot == (ipbc-i)/Qd*dep1-(w-w0)/taut*recvr; x1'dot == (ipbc*dep1+i*recvr)/tau/i0-x1/tau; x2'dot == (ipbc*dep1+i*recvr)/tau/i0-x2/tau1; END ARCHITECTURE Morel94;

Figure 2.19 : Code VHDL-AMS du modèle de la diode PiN de puissance.

2.4.4. Banc de mesure

Le modèle de la diode doit être validé dans un circuit de type convertisseur, afin de se rapprocher des conditions de fonctionnement réel du composant [Eric01]. Les convertisseurs statiques peuvent être représentés, durant la phase de commutation, par une cellule de commutation. Le banc de mesure présenté dans la figure 2.20 a été initialement développé par C. C. Lin [Lin94]. Ce circuit a été optimisé par [Ammo02] et [Garr03] afin d’avoir une caractérisation précise des diodes PiN de puissance à l’ouverture. Cette cellule de commutation est constituée par deux alimentations, l’une régulée en tension, l’autre en courant. L’interrupteur IGBT conduit la majorité du temps, ce qui permet de limiter l’auto-échauffement de la diode et du MOSFET, et ainsi ne pas modifier leurs caractéristiques. Le montage expérimental de la cellule comporte deux inductances en série avec la source de courant (l1) et (l2), afin de stabiliser le courant délivré par la source IF pendant la commutation. Pour stabiliser la tension appliquée par le générateur nous avons ajouté dans le circuit expérimental en parallèle avec la source de tension, une capacité polypropylène et céramique. La source de tension n’est pas réversible en courant, c’est pourquoi une résistance a été ajoutée en parallèle au générateur de tension pour dissiper l’énergie moyenne renvoyée à la source et permettre la bonne régulation de la source de tension. Le transistor MOSFET est utilisé pour provoquer les commutations de la diode. Ainsi


-


il est impératif qu’il soit plus rapide que la diode, afin de ne pas masquer les commutations de celle-ci.

(a)

(b)

Figure 2.20 : Circuit expérimental pour la commutation de la diode PiN,

a) schéma électrique, b) banc de mesure. 2.4.5. L’ouverture de la diode

La phase de blocage de la diode présente la configuration la plus simple commune aux convertisseurs pour représenter le comportement transitoire de la diode, rencontré en pratique [Anto97]. C’est pour cela que notre travail s’est focalisé sur l’étude transitoire des diodes PiN lors de l’ouverture. Les formes d’onde du courant et de tension d’une diode PiN en commutation à l’ouverture dans la cellule inductive sont représentées à la figure 2.21. Elles montrent la surtension


-


obtenue au blocage de la diode ainsi que le phénomène de recouvrement inverse sur le courant lors du blocage. Sur la courbe de tension, on remarque la présence d’un palier de tension avant sa décroissance rapide vers les grandes valeurs négatives. Ce palier est dû à l’existence des petites inductances dans le boîtier représentant les pattes et le packaging de la diode. D’où la naissance d’une chute de tension « v1 ».

Figure 2.21 : Caractéristiques transitoires mesurées à l’ouverture de la diode (BYT12P600).

A partir de ces courbes, on extrait les valeurs caractéristiques de la phase de blocage de la diode (tableau 2.9). VRM, IRM, et tRR sont utilisés dans le critère d’erreur de la méthode d’optimisation d’identification des paramètres de la diode. Tableau 2.9 : Principaux paramètres transitoires caractérisant la phase de la commutation à l’ouverture

de la diode PiN.



IRM A Courant inverse maximal.

VRM V Tension inverse maximale.

tRR s Temps de recouvrement inverse.

IF A Courant direct à l’état passant.

VR V Tension inverse appliquée.


-


2.4.6. Modélisation du câblage

En électronique de puissance, la modélisation du câblage s’avère un élément nécessaire pour pouvoir simuler le comportement précis des systèmes de puissance. L’interconnexion des composants d’un convertisseur entre eux et avec le monde extérieur constitue ce que nous appelons le « câblage ». Le rôle important du câblage intervient lors de la phase de commutation, puisqu’il est responsable de surtensions aux bornes des interrupteurs. Il est important d’en tenir compte lorsqu’on compare la simulation à la mesure pour la validation d’un modèle. Ce « câblage » participe aux phénomènes électromagnétiques conduits notamment. Nous avons limité notre expérience à cette CEM conduite puisque c’est la forme de modélisation qui nous intéresse plus que le fond. Actuellement, il existe plusieurs modèles et outils permettant de modéliser le câblage sous forme de résistance, inductance et mutuelles inductances. Parmi les outils les plus utilisés on cite InCA et Fasthenry qui sont basés sur la méthode PEEC (Partial Element Equivalent Circuit) [Rueh72, Rueh74]. Ce concept qui permet d’attribuer à chaque portion de conducteur un circuit électrique équivalent des effets parasites. Fasthenry développé aux MIT (Massachussets Institute of Technology) est plutôt utilisé dans la microélectronique, alors que InCA (Inductance Calculator) a largement donné ses preuves dans la modélisation des systèmes de puissance [Butt04]. En effet, l’approche PEEC subdivise l’inductance de maille du circuit en plusieurs éléments distincts de manière à distinguer la contribution de l’interaction puissance-commande, le rôle des pattes et des boîtiers des composants à semi-conducteurs et la contribution des effets mutuels entre les différentes inductances partielles du circuit imprimé. Un schéma électrique équivalent complet de la cellule de commutation est présenté dans la figure 2.22a. L’IGBT n’est pas pris en considération dans le circuit de simulation puisqu’il n’a pas d’effet sur le comportement de la cellule de commutation (le MOSFET est en pratique soulagé par l’IGBT). Dans ce schéma, toutes les mutuelles possibles sont prises en considération. Le tableau 2.10 représente la matrice d’inductance du circuit équivalent. Les valeurs des inductances et des mutuelles partielles sont estimées en utilisant le logiciel InCA (annexe 2.3). Tableau 2.10 : La matrice des inductances parasites dans le circuit équivalent de la cellule de

commutation [Garr03].

LD LG Lg Ld Ls ldio

LD LD M4 M0 M2 M1 M3 LG M4 LG M13 M10 M12 M5 Lg M0 M13 lg M9 M11 M7 Ld M2 M10 M9 ld M8 M14 Ls M1 M12 M11 M8 Ls M6

ldio M3 M5 M7 M14 M6 ldio


-


LD

IF

VR

Rg Lg

ldio

Ld

Ls

LG

M1 M2

M3

M4 M5 M6M7

M8 M9 M10

M11M12

M13

M14M0

Vg

Diode

MOS

t1 t2

t9

t3

t4

t5

t6t7

t8t10

(a)

IF

VRRg

CTR

Vg

Diode

Interconnection Cell_Commutation

MOS

t1

t3

t4

t5

t6t7

t8t9

t10mass

(b)

Figure 2.22 : Le schéma électrique équivalent de la cellule de commutation : a) avec le câblage des inductances propres et mutuelles,

b) avec le modèle des interconnexions du câblage.

2.4.7. Interconnexions et VHDL-AMS

Le modèle d’interconnexions que nous avons développé modélise toutes les inductances propres et mutuelles du schéma électrique équivalent de la cellule de commutation (figure 2.22). Le code complet du modèle d’interconnexions se trouve en annexe 5.3. Ce type de modèle sera bientôt généré directement par InCA. En effet, un tel modèle n’a pas de généricité puisqu’il dépend directement de la géométrie du circuit, aussi cette tâche doit être


-


dévolue au logiciel de calcul du circuit représentatif du comportement du câblage aux fréquences caractéristiques de travail. L’entité du modèle d’interconnexions comprend :

• Les paramètres du modèle (objet : GENERIC) sont les inductances propres (LD, LG, Lg, Ld, Ls et ldio) et les mutuelles (M0, M1, M2, …et M14).

• Les terminaux du modèle (objet : PORT), qui sont à un nature électrique, représentent

les nœuds du circuit électrique équivalent de la cellule de commutation (figure 2.22a). L’architecture définit le fonctionnement du modèle par les équations, linéaires, classiques d’auto et mutuelles inductions (figure 2.23).

... v21==ld*i2'dot+m3*i3'dot+m2*i4'dot+m1*i6'dot+m4*i10'dot+m0*i8'dot; v32==ldio*i3'dot+m3*i2'dot+m6*i6'dot+m7*i8'dot+m5*i10'dot+m14*i4'do; v54==ldp*i4'dot+m2*i2'dot+m8*i6'dot+m9*i8'dot+m10*i10'dot+m14*i3'do; v6==ls*i6'dot+m1*i2'dot+m8*i4'dot+m6*i3'dot+m11*i8'dot+m12*i10'dot; v78==lgp*i8'dot+m11*i6'dot+m13*i10'dot+m9*i4'dot+m7*i3'dot+m0*i2'do; v910==lg*i10'dot+m4*i2'dot+m12*i6'dot+m13*i8'dot+m10*i4'dot+m5*i3'do; ...

Figure 2.23 : Code VHDL-AMS du modèle d’interconnexions.

2.4.8. Identification des paramètres du modèle de la diode PiN

La disponibilité des paramètres technologiques des diodes PiN est fortement demandée dans la phase de validation pour les modèles analytiques prenant en considération le phénomène de recouvrement inverse [More94], [Cliff97], [Anto97], [Mant97], [Letu98]. Cependant il est difficile de les obtenir directement des fabricants de dispositifs. Divers travaux ont porté sur l’identification des paramètres technologiques de la diode PiN. Dans [Lin94], des techniques d’optimisation globales sont utilisées en minimisant une fonction coût (un critère de comparaison entre des mesures à l’ouverture et les simulations correspondantes). Comme tous les paramètres technologiques sont couplés, l’approche proposée demeure très lourde car elle demande de très nombreuses simulations (des milliers) et donc plusieurs jours de temps de calcul. Dans [Pend98], la méthode d’identification consiste à déterminer les paramètres de la diode à partir de ses différentes caractéristiques (la caractéristique inverse C-V, la caractéristique directe I-V et les formes d’ondes transitoires du courant au blocage). Cependant, cette méthode est lourde en temps de calcul et les mesures correspondent à des situations où la diode est peu sollicitée, comme par exemple le doute sur le passage en forte injection. Une procédure d’extraction des paramètres, étape par étape, est décrite dans [Kang02]. Elle consiste premièrement à identifier WB et ND à partir de la tenue en tension, et à extraire τ et A en utilisant un modèle analytique de la diode bipolaire détaillé dans [Letu98]. Dans [Garr05], la technique d’indentification se base sur la minimisation de l’erreur entre les formes d’ondes mesurée et simulées durant la phase transitoire. Cette technique permet de fournir une excellente précision dans la comparaison simulation/expérience à l’ouverture de la


-


diode. L’algorithme d’indentification se compose essentiellement de quatre étapes pour extraire : la surface effective de la diode, la largeur de la base, le dopage de la zone epitaxiale et la durée de vie ambipolaire. La procédure que nous avons utilisée est basée sur deux étapes principales :

• Estimation des valeurs initiales pour les paramètres, technologiques et empiriques, du modèle.

• Utilisation d’une approche d’optimisation pour coïncider les résultats de simulation avec les données expérimentales.

2.4.8.1. Les méthodes simples d’extraction des paramètres

1) Estimation des paramètres (WB et ND)

La tension de claquage de la diode PiN (VBR) est reliée au dopage ND et à la largeur WB de la région faiblement dopée (la zone centrale) [Arno92]. Le modèle de la diode est simulé en utilisant le circuit de la figure 2.24 pour différentes valeurs de WB et ND (les autres paramètres sont fixés arbitrairement). Dans ces simulations, le mode quasi-stationnaire de simulateur Dessis-ISE est utilisé. La figure 2.25 [Garr03] montre l’évolution de la tension de claquage en fonction des paramètres WB et ND. Un bon compromis entre une faible chute de tension en direct et une tension de claquage élevée correspond à un couple des paramètres WB et ND situés dans les régions de coudes. Le calibre en tension du dispositif, donné dans la Datasheet, est considéré comme la tension de claquage du dispositif.

Figure 2.24 : Circuit de simulation pour estimer la tension de claquage de la diode.

2) Estimation du paramètre (A)

En effet, à la fin du processus du recouvrement, la diode PiN se comporte comme une capacité non-linéaire en série avec les composants parasites du câblage du circuit. Ceci fournit une réponse oscillatoire amortie des formes d’ondes de courant et de tension [Gama92]. L’amplitude d’oscillation dépend de la valeur effective de cette capacité qui est directement liée à la surface effective de la diode [Sze81]. La valeur initiale du paramètre A est estimée à partir du calibre du courant direct (forward current rating) donné dans la Datasheet de dispositif. En supposant une densité de courant de l’ordre de « 150 A/cm2 » [Garr05], on peut obtenir une valeur approximative de la surface effective de la diode.


-


Figure 2.25 : La tension de claquage VBR en fonction des paramètres WB et ND des diodes PiN en

silicium, [Garr03].

3) Estimation du paramètre (τ)

La durée de vie ambipolaire influence le temps de recouvrement inverse « tRR ». tRR se défini comme (t1 + t2), où t1 et t2 représentent les intervalles de temps correspondant respectivement aux phases de décroissance et de croissance du courant inverse passant dans la diode lors de son ouverture comme montré dans la figure 2.21. Dans la Datasheet on peut trouver les valeurs typiques de tRR pour les conditions de fonctionnement normales. Le tRR est une estimation approximative de la durée de vie ambipolaire [Garr03].

4) Les paramètres empiriques ajustables (α et τD)

Le paramètre α est un coefficient empirique qui correspond aux effets de déplacement des limites de la région de diffusion qui apparaît quand la largeur de la région de charge d’espace change avec le temps. En pratique sa valeur est voisine de (0.03). Le paramètre τD est un coefficient empirique qui correspond aux effets des charges stockées dans la région de diffusion. Sa valeur est de l’ordre de quelques dizaines de ns. 2.4.8.2. Optimisation

Cette approche est basée sur des mesures des formes d’ondes du courant et de la tension aux bornes de la diode PiN lors de son ouverture. L’optimisation des paramètres est réalisée au moyen de confrontation entre des caractéristiques obtenues par la mesure en commutation, et celle obtenue par simulation. VRM, IRM et tRR sont utilisés comme un critère d’erreur pour l’étude comparative entre les formes d’ondes expérimentales et simulées d’optimisation (figure 2.26).


-


Initialisation des paramètres (WB, ND, A, τ, τD et α).

IF et VR sont fixés

Aspect simulation. Critère d’erreur Ys [VRM, IRM, tRR]

Aspect expérimental. Critère d’erreur Ye [VRM, IRM, tRR]

Calcul de la fonction coûtJ = || Ye –Ys||

Ajustement des paramètres (WB, ND, A, τ)

Figure 2.26 : Système d’identification des paramètres de la diode.

Nous avons utilisé la procédure d’extraction précédente pour obtenir les paramètres du modèle de la diode de puissance pour les dispositifs :

- Diodes PiN en silicium : STTA81200 (IF=8A, VRM=1200V) et BYT12PI600 (IF=12A, VRM=600V),

- La diode PiN en Carbure de Silicium (composant JFET cascode SiC 2A/1300V). Les valeurs des paramètres se trouvent en annexe 2.4. 2.4.9. Validation du modèle de la diode PiN

2.4.9.1. Validation des diodes en Silicium

Pour valider le modèle de la diode PiN en Si, nous comparons les formes d’ondes mesurées et simulées de la diode au blocage en utilisant le circuit de test présenté à la figure 2.22. Pour le transistor MOSFET, on utilise le modèle VDMOS à deux KP « IRF740 ». Le tableau 2.11 rapporte les valeurs expérimentales et simulées des principaux paramètres transitoires de la commutation (IRM, VRM, et tRR) pour la diode (STTA81200). Les conditions de fonctionnement sont : 2A pour le courant direct (IF) et 100V, 150V et 200V pour la tension appliquée inverse (VR). Un courant direct de 2A est choisi durant la phase de validation pour éviter tout effet indésirable dû à l’auto-échauffement de la diode lors de sa commutation. Les paramètres transitoires sont comparés par l’utilisation de l’erreur ( i∆ ) qui est définie par :

si

se

i xxx ii −

=∆ (2.25)

eix , : les valeurs expérimentales et simulées, respectivement, des paramètres transitoires. s

ix THESE – Their Ibrahim 66-Contribution au développement de modèles pour l’électronique de puissance en VHDL-AMS

-


Tableau 2.11 : Les paramètres transitoires de la commutation pour la diode STTA81200, (MOSFET : IRF740, Vg = 15V, Rg = 10Ω, IF = 2A et VR = 100V, 150V et 200V).

VR = 100V Paramètres de commutation Unité xs xe ∆i %

tRR ns 31.32 31.16 0.51 %

IRM A -13.95 -14.12 1.218 %

VRM V -271 -269 0.738 %


tRR ns 26.6 26.14 1.729 %

IRM A -17.44 -17.53 0.516 %

VRM V -403 -398 1.24 %


tRR ns 25.43 24.83 2.359 %

IRM A -19.29 -19.37 0.414 %

VRM V -486.91 -480.3 1.357 %

La figure 2.27 présente les caractéristiques transitoires de la diode STTA81200 lors de son ouverture pour les conditions de fonctionnement suivantes (courant direct égal à 2A et une tension appliquée inverse égale à 200V). Un bon accord est à noter entre les formes d’ondes expérimentales et celles simulées aux bornes de la diode. Les formes d’ondes du courant et de la tension expérimentales et simulées aux bornes de la diode STTA81200 pour un courant direct de 2A et des tensions appliquées inverses de 100V et 150V sont présentées dans l’annexe 2.5. Nous avons également prélevé les formes d’ondes des tensions et des courants simulées et expérimentales aux bornes de la diode BYT12PI600 pour les conditions de fonctionnement (VR = 150V et IF = 2A) (annexe 2.6). Le tableau 2.12 rapporte les principaux paramètres transitoires de la commutation pour la diode BYT12PI600. Il y a globalement un bon accord. Tableau 2.12 : Les paramètres transitoires de la commutation pour la diode BYT12PI600, (MOSFET :

IRF740, Vg = 15V, Rg = 10Ω, IF = 2A et VR = 150V).

Paramètres de commutation Unité xs xe ∆i %

tRR ns 21 21.22 1.05 %

IRM A -14.26 -14.45 1.33 %

VRM V -370.73 -369.1 0.44 %


-


Figure 2.27 : Les formes d’ondes expérimentales et simulées du courant et de la tension aux bornes de la diode STTA81200, en commutation à l’ouverture,

(MOSFET : IRF740, Vg = 15V, Rg = 10Ω, VR = 200V et IF = 2A).


-


2.4.9.2. Validation autour d’une structure en Carbure de Silicium

Lors de ces travaux de thèse, le laboratoire disposait de diodes PiN en SiC conçues au laboratoire dans le cadre de la montée en tension, mais sous la forme de tranche de SiC. Plutôt que mettre dans un boîtier ad hoc ces dispositifs, un essai de comparaison en modélisation et expérience a été mené sur la diode structurelle d’un composant JFET en SiC. La société SiCED commercialise des JFETs en structure cascode depuis plusieurs années. Cette structure (figure 2.28) comporte un transistor MOSFET silicium en série avec un transistor JFET en carbure de silicium. Ceci fait perdre l’intérêt du SiC pour la haute température mais offre un composant normalement ouvert, reproche qui est fait au JFET pour son introduction en électronique de puissance.

Figure 2.28 : Composant cascode (MOSFET Si + JFET SiC).

La structure du JFET (figure 2.29) montre l’existence d’une diode PiN parasite entre Source et Drain. Pour accéder à cette diode en tant que composant, il est nécessaire de neutraliser le transistor MOSFET, ainsi que sa propre diode interne, dans la structure cascode. Ceci s’obtient en court-circuitant la patte de Grille et de 2ème source du composant cascode. Cette équipotentielle sera portée à une tension de polarisation négative, VP, de l’ordre de -30V pour garantir la neutralisation complète du MOSFET Si. La diode interne du JFET est alors accessible entre Drain et Source du composant cascode. Un composant JFET cascode de 2A, 1300V a été utilisé. Pour des raisons de coût de composant, nous avons testé la diode structurelle du JFET sous des conditions moins contraignantes. De toute façon, cette diode n’a pas été optimisée pour conduire le courant inverse de 2A par exemple. Dans sa thèse, D. Risaletto [Risa07] a montré que la mesure de caractéristiques de commutation de transistor JFET en carbure de silicium se satisfaisait mal du schéma classique d’une cellule de commutation : trop peu de charge stockée et un comportement très capacitif à l’issue de la phase de recouvrement conduisant à des courbes très bruitées de tension comme de courant. D. Risaletto a conclu au schéma de la figure 2.30 pour accéder à des courbes de mesure acceptables. C’est le schéma que nous reprenons pour l’étude expérimentale de la diode SiC et la simulation de son comportement.


-


Figure 2.29 : Diode interne du composant JFET cascode.

Figure 2.30 : Mesure de caractéristiques de commutation de la diode structurelle du composant JFET cascode SiC [Sala07].

On notera la présence de modèles de sondes de tension et de courant, dont il faut d’autant plus corriger les effets perturbateurs que les commutations de la diode SiC sont plus rapides qu’une diode PiN en Si. Ces modèles de sonde ont été détaillés dans [Ammo02]. Les paramètres du modèle de la diode PiN SiC ont été identifiés en utilisant la procédure décrite précédemment, après avoir ajusté le constant (Vbi), potentiel de construction (building potential), lié au semiconducteur, à la valeur typique de 3V pour le SiC (Vbi = 0.63V pour le Si). Les paramètres identifiés pour la diode structurelle du composant JFET cascode SiC 2A/1300V se trouvent en annexe 2.4.


-


La figure 2.31 montre la comparaison entre expérience et simulation dans les conditions suivantes : courant direct IF = 0.25A et tension inverse VR = 50V. L’expérience est également comparée à une simulation fine des équations des semiconducteurs à l’aide du logiciel Sentaurus de Synopsys (figure 2.32). Les paramètres pour cette simulation 1D de la diode ont été ajustés comme décrits dans [Alla08], à l’aide d’une optimisation avec comme valeur initiale les paramètres issus de l’identification « analytique » ci-dessus. Les deux simulations donnent des résultats cohérents avec la mesure. Sur ce cas particulier de conditions IF-VR, le modèle analytique semble donner des résultats plus proches. Néanmoins seule une validation sur une large gamme de valeur de conditions électrique pour la commutation de la diode, permettra de donner une conclusion. Quoiqu’il en soit, les simulations restent entachées d’une erreur liée à la prise en compte des éléments parasites du circuit de commutation de la diode. Ceci se voit sur l’évolution de la fréquence des oscillations en fin de commutation. 2.5. Conclusion

Ce chapitre s’articule autour de la modélisation électrique de la cellule de commutation MOSFET-Diode PiN, et en particulier la commutation à l’ouverture de la diode. Pour modéliser le fonctionnement électrique de l’interrupteur MOSFET, nous avons présenté un modèle analytique de type VDMOS, ainsi que son implémentation en VHDL-AMS. Une procédure d’extraction des paramètres est proposée, et nous avons présenté les moyens de mesure exploités. Les résultats de simulation montrent un bon accord avec les résultats de mesure. Pour simuler le comportement transitoire de la diode de puissance, nous avons décrit un modèle analytique de la diode PiN à variables d’état. Nous avons rappelé l’aspect technologique de la diode ainsi que le banc de mesure caractérisant la diode en commutation. Pour obtenir des simulations suffisamment proches de l’expérience, nous avons modélisé le câblage de la cellule de commutation. Avant d’entamer la partie simulation des formes d’ondes du courant et de la tension aux bornes des diodes sous test lors de l’ouverture, nous avons utilisé une procédure d’identification des paramètres de la diode. La phase de validation des diodes en Silicium et autour d’une structure en Carbure de Silicium a présenté un bon accord entre les résultats de simulation et expérimentaux. Le travail a été limité au comportement électrique de la diode PiN, le modèle électro-thermique n’a pas pu être effectué dans ce travail et ceci par manque de temps.


-


Figure 2.31 : Comparaison entre expérience et simulation du courant et de la tension aux bornes de la

diode SiC 2A/1300V, avec IF = 0.25A et VR = 50V.


-


Figure 2.32 : Comparaison entre expérience et simulation fin (MEF) du courant et de la tension aux

bornes de la diode SiC 2A/1300V, avec IF = 0.25A et VR = 50V.


-

modèle d’une cellule de commutation (vdmos, diode...

Documents