les circuits logiques programmables - sites .2016-03-03 · télécom paristech toute diffusion ou

Download Les circuits logiques programmables - Sites .2016-03-03 · Télécom ParisTech Toute diffusion ou

Post on 16-Sep-2018

215 views

Category:

Documents

0 download

Embed Size (px)

TRANSCRIPT

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 1

    Les FPGAs

    Les FPGAs page 1

    SE204

    Jean-Luc Danger

    Architectures et tendances

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 2 Les FPGAs page 2

    PLAN

    Quest ce quun FPGA ? Les grands principes, le March Comparaison avec les circuits ASICs

    Les principes innovants Cellules Interconnexion Blocs embarqus, I/Os Configuration Consommation, sret

    Tendances

    Conception Vue densemble Synthse partir dun modle HDL

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 3

    Quest ce quun FPGA ?

    Circuit Electronique Dispose dune structure rgulire de portes ou cellules Field Programmable Gate Array

    Calculs concurrents et rapides (qq100MHz), propres au matriel

    Circuit dj fabriqu

    Circuit Programmable Contient une mmoire Le contenu de la mmoire bitstream dfinit : La fonction de chaque cellules

    Linterconnexion entre les cellules

    Le bitstream nest pas du logiciel Ce nest pas un fichier excutable,

    mais une description de portes ou netlist

    Les FPGAs page 3

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 4

    Place dans les filires technologiques

    Les FPGAs page 4

    Matriel

    Microprocesseur,

    DSP,

    Microcontrleur,

    Mmoire

    ASSP Gate arrays FPGA

    Circuits "sur tagres" Circuits personnaliss

    Full custom EPLD

    Standard Cell

    PLDs ASICs

    programmes

    Logiciel

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 5

    Applications des FPGAs

    March petit et moyen volume Etude des cots pour le choix

    ASIC FPGA

    Prototypage rapide avant conception ASIC

    Acclration de simulation

    Validation de concept en Recherche Plate-forme quantique Plate-forme 100Ghz Fiabilit, scurit,

    Enseignement de l'lectronique

    Les FPGAs page 5

    Nick Tredennick, Brion Shimamoto. The Rise of Reconfigurable Systems. In proceeding of Engineering of Reconfigurable Systems and

    Algorithms, ERSA2003. June 23-26,Las Vegas, Nevada, USA.

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 6

    Architecture d'un FPGA

    3 plans virtuels :

    Les FPGAs page 6

    Logique Interconnexion Programmation

    Linterconnexion occupe environ 80% de la surface

    Pour une mme fonction, la surface est environ 30 fois celle dun circuit ASIC

    E/S

    cellule

    Bloc embarqu

    Matrice de cellules Canaux de routage

    et commutateurs

    Mmoire de configuration

    Contient le bitstream

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 7

    March des FPGAs

    Les FPGAs page 7

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 8

    Histoire : Concurrence froce, beaucoup d'checs

    Les FPGAs page 8

    Linnovation des nouvelles socits doit prsenter une vraie rupture

    Beaucoup de juristes dans les socits de FPGAs (toutes amricaines)

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 9 Les FPGAs page 9

    PLAN

    Quest ce quun FPGA ? Les grands principes, le March Comparaison avec les circuits ASICs

    Les principes innovants Cellules Interconnexion Blocs embarqus, I/Os Configuration Consommation, sret

    Tendances

    Conception Vue densemble Synthse partir dun modle HDL

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 10

    Comparaison multi-critres ASIC/FPGA

    Les FPGAs page 10

    vitesse consommation

    robustesse

    interfaage

    flexibilit scurit

    Temps de

    dveloppement

    Cot la pice (dpend du volume)

    FPGA

    ASIC

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 11

    Comparaison multi-niveaux ASIC/FPGA

    Les FPGAs page 11

    Logiciel

    CPU X15F10

    F12

    F14

    F11

    F13

    1/2F0

    F2

    F4

    F6

    F8

    F1

    F3

    F5

    F7

    F9

    F15X10

    X5

    X13

    X2

    X11

    X4

    X3

    X9

    X6

    X14

    X1

    X8

    X7

    X0

    c1 c2 c4 c8

    c8c15 c2 c12

    c3 c6 c4 c8

    c8c12

    c4 c8

    c8c12

    c4 c8

    c8c12c10

    c10

    c14

    c14

    c11

    c5

    c9

    c7

    c13 c6

    TR

    AN

    SP

    OS

    TIO

    N

    ME

    MO

    RY

    25

    6x1

    6 b

    its

    CONTROL UNIT

    ROUND

    CLIP &

    ROUND

    SE

    RIA

    L

    PA

    RA

    Lle

    L

    CO

    NV

    ER

    TE

    R

    SE

    RIA

    L

    PA

    RA

    Lle

    L

    CO

    NV

    ER

    TE

    R

    COMMANDS

    16

    16

    16

    16

    12

    9

    32

    32 32

    32

    PE

    RM

    UT

    AT

    ION

    P

    ER

    MU

    TA

    TIO

    N

    SERIAL OPERATIVE

    PART

    8

    DCT TERMS

    Synchro PIXELS

    Algorithme

    Architecture

    Logique

    transistors

    masques

    fonderie

    logiciel ASIC

    Standard cell FPGA

    CPU

    existe schmas portes

    circuit

    existe Lay-out portes

    Logiciel

    SoC

    Logiciel

    SoC

    Code HDL

    Netlist

    reprogrammable

    existant

    Code HDL

    Netlist

    Lay-out global

    Fonte + test

    concevoir 1 fois

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 12

    Flot de conception FPGA

    Les FPGAs page 12

    SYNTHESE

    VERIFICATION

    CONFIGURATION

    spcifications

    bitstream Code HDL

    PLACEMENT

    ROUTAGE netlist

    Altera : Quartus II

    Xilinx : ISE

    Microsemi (Actel) : libero

    Lattice : Diamond

    Technologie

    FPGA

    + contraintes

    Vitesse/Cot

    Principales Diffrences avec ASIC :

    Synthse et P/R spcifiques

    Pas de structure de test

    Fabrication => programmation

    Synthse et P/R spcifique :

    nombre de cellules fig par

    circuit

    Programmation :

    Tlchargement du bitstream

    dans le circuit => autonomie

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 13

    Les technologies micro-lectroniques des FPGAs

    Les dernires technologies sont utilises Permet de satisfaire le besoin fort en densit Permet au fondeur de tester sa technologie

    Les FPGAs page 13

    famille anne technologie Max cellules Dtail techno

    Virtex4 2004 90nm 200000 LUT4

    Virtex5 2007 65nm 330000 LUT6 * Triple oxyde (rduction de la consommation)

    Virtex6 2010 40nm 760000 LUT6 * Lithographie par immersion (finesse de gravure)

    * Implants SiGe (augmentation de la vitesse)

    Virtex7 2012 28nm 2000000 LUT6 * High-K technology (rduit les courants de fuite)

    Evolution des FPGAs XILINX famille Virtex :

    En prparation : Virtex Ultrascale avec technologie 3D 20nm

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 14

    Les technologies micro-lectroniques des FPGAs

    Les FPGAs page 14

    Evolution des FPGAs ALTERA STRATIX:

    Fin FET Technologie INTEL Fin-FET

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    Les FPGAs page 15

    ASICs dans les FPGAs : Hard IPs

    Co-proc

    1

    CPU

    Co-proc

    2

    Co-proc

    3 RAM

    RAM

    CPU embarqu

    IP soft

    RAM

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 16 Les FPGAs page 16

    PLAN

    Quest ce quun FPGA ? Les grands principes, le March Comparaison avec les circuits ASICs

    Les principes innovants Cellules Interconnexion Blocs embarqus, I/Os Configuration Consommation, sret

    Tendances

    Conception Vue densemble Synthse partir dun modle HDL

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 17

    La cellule ou Comment gnrer une fonction logique quelconque?

    Les FPGAs page 17

    OUT

    DFF pour la logique squentielle

    LUT mmoire

    Cellule = LUT (+ bascule)

    LUT4 In1

    In2

    In3

    in4

    Modes dutilisation de la LUT : Additionneur 1 bit : 1LUT4 = 2 LUT3

    (rsultat,retenue)

    Mmoire RAM 16 bits (Xilinx)

    Registre dcalage (Xilinx)

    mmoire ad1

    ad2

    ad3

    ad4

    LUT pour la logique combinatoire

  • Tlcom ParisTech

    Toute diffusion ou reproduction ncessite une autorisation de Tlcom ParisTech

    page 18

    Architecture d'une LUT

    Out

    In 0