-
Les PCB
...conception, réalisationAlexis Polti
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 2
Licence de droits d'usage
Par le téléchargement ou la consultation de ce document, l’utilisateur accepte la licence d’utilisation qui y est attachée, telle que détaillée dans les dispositions suivantes, et s’engage à la respecter intégralement. La licence confère à l'utilisateur un droit d'usage sur le document consulté ou téléchargé, totalement ou en partie, dans les conditions définies ci-après, et à l’exclusion de toute utilisation commerciale. Le droit d’usage défini par la licence autorise un usage dans un cadre académique, par un utilisateur donnant des cours dans un établissement d’enseignement secondaire ou supérieur et à l’exclusion expresse des formations commerciales et notamment de formation continue. Ce droit comprend :
● le droit de reproduire tout ou partie du document sur support informatique ou papier, ● le droit de diffuser tout ou partie du document à destination des élèves ou étudiants.
Aucune modification du document dans son contenu, sa forme ou sa présentation n’est autorisé.Les mentions relatives à la source du document et/ou à son auteur doivent être conservées dans leur intégralité. Le droit d’usage défini par la licence est personnel, non exclusif et non transmissible.Tout autre usage que ceux prévus par la licence est soumis à autorisation préalable et expresse de l’auteur : [email protected]
Contexte académique } sans modification
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 3
PCB : définitions
PCB : Printed Circuit Board (circuit imprimé) : empilement de couches de cuivre et d’isolants (substrat) destiné à recevoir les composants d’un système et à assurer leur interconnexion.
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 4
PCB : définitions
PCBempilage de couches successives de
cuivre (conducteur), sous forme de pistespads (plages d’accueil des broches des composants)vias : interconnexions entre différentes couches
isolantet en couches externes :
vernis épargne (soldemask)pâte à braser (solderpaste)sérigraphie
nombre de couches122n
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 5
PCB : les vias
Via : trou métallisé permettant d’interconnecter des pistes situées sur des couches différentes.
traversant / enterré / borgnestandard / micro-viadiamètres différents selon le type de couche(s) traversée(s)
signalplan
plan
plan
viavia
signal
signal
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 6
PCB : classes
Classes standards (norme NFC 93-713)
Les constructeurs peuvent proposer / demander d’autres valeurs de largeur / isolementLes diamètres de perçages dépendent souvent de l’épaisseur du PCBPrendre en compte les tensions présentes dans les espacements (norme IPC)D’autres normes existent : IPC-A-600, MIL P55110, MIL P50884…
Classe
Critère 1 2 3 4 5 6 7
largeur minimale des conducteurs 0.7 0.45 0.28 0.19 0.15 0.12 0.1
espace minimal entre conducteurs 0.6 0.45 0.28 0.19 0.15 0.12 0.1
largeur des pastilles 1.65 1.25 1.05 0.85 0.65 0.55
diamètre des trous traversants 0.8 0.7 0.6 0.45 0.35 0.3
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 7
PCB : réalisation
Étapes de réalisation d’un PCB
préparation des films
préparation des matériaux
génération des couches internes
perçage
génération des couches externes
solder mask
Ni Au / étamage
sérigraphie
découpage
test électrique
résine
insolation / révélation
ajout de cuivre
gravure
placage étain
résine
insolation / révélation
gravure
oxyde
empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 8
PCB : réalisation
Étapes préliminairesDesign rule check (DRC)Rectifications mineuresMise en panneauxAddition des coupons de testsAddition des « plating thieving »Préparation des films à partir des fichiers fournis
Copper etchingSolder maskSolder pasteSérigraphie
Fichiers à fournirGERBERFichiers de perçage (Excellion)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 9
PCB : réalisation
1. Préparation des matériauxdécoupe des strates de cuivre / isolant découpe des isolants inter-strates (pré-imprégné)passage à l’étuvenettoyage de surface
préparation des matériaux
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 10
PCB : réalisation
2. Génération des couches internespréparation de l‘empilage
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 11
PCB : réalisation
2. Génération des couches internesdépôt de résine photosensible
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 12
PCB : réalisation
2. Génération des couches internesinsolation aux UV
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 13
PCB : réalisation
2. Génération des couches internesrévélation
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 14
PCB : réalisation
2. Génération des couches internesgravure puis suppression de la résine
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 15
PCB : réalisation
2. Génération des couches internesphase d’oxydation
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 16
PCB : réalisation
2. Génération des couches internesréalisation de l’empilage
génération de l’empilage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 17
PCB : réalisation
2. Génération des couches internesperçage
perçage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 18
PCB : réalisation
3. Génération des couches externesnettoyage des trous et métallisation chimique
génération des couches externes
sans nettoyage avec nettoyage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 19
PCB : réalisation
3. Génération des couches externesdépôt de résine photosensible
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 20
PCB : réalisation
3. Génération des couches externesinsolation / révélation
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 21
PCB : réalisation
3. Génération des couches externesplacage électrique de cuivre
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 22
PCB : réalisation
3. Génération des couches externesplacage électrique d’étain
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 23
PCB : réalisation
3. Génération des couches externessuppression de la résine
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 24
PCB : réalisation
3. Génération des couches externesgravure
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 25
PCB : réalisation
3. Génération des couches externessuppression de l’étain
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 26
PCB : réalisation
3. Génération des couches externesapplication du soldermask
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 27
PCB : réalisation
3. Génération des couches externesplacage nickel-or (ENIG), ou autre finition
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 28
PCB : réalisation
3. Génération des couches externesétamage
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 29
PCB : réalisation
3. Génération des couches externessérigraphie
découpage des panneauxinspectiontest électrique
génération des couches externes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 30
PCB : flot de conception
en 2 mots :
Schémas PCB
Schéma :production des schémascréation d’une netlist (liste des connexions et des composants)importation dans l’outil de CAO PCB
PCB :import de la netlistplacement des composantsroutage (traçage des pistes)production des fichiers de sortierétro-annotation du schéma
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 31
PCB : flot de conception
Spécifications du produit
Définition des contraintes
Définition de l’empilage
Définition préliminaire de
la BOM
conception des bibliothèques Schémas
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 32
PCB : flot de conception
Schémas PCBforward annotation
back annotation
Analyse SI
PCB :mise en place des contraintes non entrées dans les schémasplacementfan out (sorties des composants)routage des nets critiques (horloges)routagegénération des planshabillageDRC / ERCgénération des fichiers de sortie
forward annotationproduction ou changement de la netlistconnexioncomposantstopologieclasse de net
back annotationmise à jour des schémastopologie, contraintesréférence (reference designator)swap (composants, portes, broches)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 33
PCB : flot de conception
L’architecture du flot de conception doit être cohérente
Schémas
PCBdatabase commune
Analyse SI
BOM
Rapports
Fichiers de fabrication
•GERBER
•DRILL (perçage)
•Netlist
•DXF/3D (méca)
•…
Analyse température
Intégration mécanique
bibliothèques Contraintes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 34
PCB : CAO
CAO Bibliothèquesunités, notations, …symboles (symbols)empilages (padstacks)empreintes (footprints, cells, packages)composants (parts, devices)modèles (SPICE, IBIS)modèles de cartesblocs ré-utilisables…
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 35
PCB : CAO (bibliothèques)
Symbolespurement logiquesportes élémentaires
champs fixespréfixe
champs variablesvaleurpart numberdescription…
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 36
PCB : CAO (bibliothèques)
Empilagescomposantsviasmires (fiducials)trous de montage
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 37
PCB : CAO (bibliothèques)
Empilagespads (pastilles) : ronds / rectangulaires
top, bottomsoldermask top, bottomsolderpaste top, bottomcouches internes (signaux + plans)
pastilles spécialesthermalsclearance
1 trouattention au diamètre (spécifié / fini)attribution d'un symbole de perçage (drill symbol)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 38
PCB : CAO (bibliothèques)
Empreintes (cells, packages, footprints)pas d’informations logiquespurement physique (numéros de broches)
formées depadstackscontoursobstructionstexte (champs variables)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 39
PCB : CAO (bibliothèques)
Composants (parts, devices)mapping symboles / empreintesintègre éventuellement plusieurs porteséventuellement modèle IBIS associépropriétés utilisateurs
référence fabricantprixcode fournisseur / interne…
définit le mapping pins / padsdéfinit les informations de swapping
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 40
PCB : CAO (bibliothèques)
CAO Bibliothèquesimportance des bibliothèquesfréquemment job à part entièreprocessus de création de composants souvent complexes
création de l’entréevalidation des modèlescontrôlevérification auprès des achatsAVL (Approved Vendor List)...
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 41
PCB : CAO
CAO Schémasles schémas doivent être complets
référencesvaleurtension / précision / diélectrique / …descriptioncode fournisseur / code interneprixlien vers datasheet…
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 42
PCB : CAO
CAO Schémasentrées des contraintesplacement des composants / symbolesconnexions, mise en place des propriétés topologiquesvérifications électriques (ERC)éventuellement mise en boîte (packaging)création de la netlist (forward annotation)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 43
PCB : CAO
CAO SchémasEntrées des contraintes
sources / charges / terminaisons, topologiesclasses de nets (équipotentielles)
Quelles contraintes ?espacements, largeur des pistes
par classesignaux globaux (VDD, GND, …)bibliothèques à utiliserdivers fichiers de configuration
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 44
PCB : CAO
CAO SchémasPlacement des composants / symboles
grouper les composants par fonctioncomposants spéciaux (points de test)
Connexionutiliser les connexions par nomsutiliser les busutiliser les schémas hiérarchiquesutiliser les références croisées (renvois de pages)
Utiliser des commentaires
Variantesoptions (automatisables)commentaires, DNP (manuels)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 45
PCB : CAO
CAO SchémasVérifications électriques (ERC)
Éventuellement mise en boîte (packaging)remplacement des symboles par le part correspondantregroupement des composants multi-symbolesassignation d'instances aux composants virtuelsmise à jour des propriétés au passagenumérotation des références
Création de la netlistformat propriétaireEDIFVerilog / VHDL / …
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 46
PCB : CAO
CAO PCBEntrée des contraintes
empilageimpédance caractéristiquesbesoin de plans d’alimentationsfaisabilité
placementrègles d’assemblagemaniabilité (connecteurs sur les bords…)minimisation des distances Manhattanséparation des zones bruitées / sensiblesdécouplagerépartition du poids / dissipation thermique
routagetopologies : ordre de connexion des composantsparallélisme : diaphonie (crosstalk)paires différentiellestemps de propagation / longueurovershoot / undershoot
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 47
PCB : définition des empilages
Doivent être équilibrés (symétriques) : nombre pair de couches.Déterminent l’impédance caractéristiques des pistes (cf. cours intégrité du signal)Nécessité d’avoir une couche plan adjacente à chaque couche piste.
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 48
PCB : les couches
Couches critiquesroutagefabricationsoldermasksolderpastedrill
Éléments de dessinoutlinecontoursmires (fiducials)originebordures de routageobstructionszones
Placementplacement outlinesinsertion outlineobstructions
Assemblageoutlinetextes
Sérigraphie (silkscreen)outlinestextesavant et après génération
Éléments spéciauxviaspoints de test
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 49
PCB : CAO
CAO PCBplacement des composantsmanuelautomatiqueswap
Contraintestopologiquesfonctionnalitéfabrication (soudage)
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 50
PCB : CAO
CAO PCBfan out : sortie des composants
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 51
PCB : CAO
CAO PCBroutage des nets critiquesroutage des nets
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 52
PCB : CAO
CAO PCBnets critiques
horlogespaires différentiellespistes analogiquespistes bruyantes (haute vitesse, fronts raides)
routagemanuelautomatique (contraint)semi-automatiqueexterne (intégrité du signal)
attention, un routage beau n'est pas forcément la meilleure solution…
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 53
PCB : CAO
CAO PCBsimulations
durant ou après le routagecrosstalk, délais, overshoot, undershootrétro annotation et bouclage éventuel
finalisationsangles teardrops, breakoutpoints de test
manuelsautomatiquesgrille / espacement minimum grandil vaut mieux les prévoir tôt !
suppression des antennes
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 54
PCB : CAO
CAO PCBgénération des plans
positif / négatifsuppression des îlots
habillagemires / locatinglogosrepérage des couches…
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 55
PCB : CAO
CAO PCB
DRC / ERCDesign Rules CheckElectrical Rules Check
Génération des fichiers de sorties
GERBERDRILLrapportsvérification, re-vérification, …
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 56
PCB : les composants
Montage :à piquer
peut nécessiter un placement manuelencombrants : réservés aux fortes puissances (alimentations secteur) et aux connecteurssoudage manuel ou à la vague
montés en surface : CMS (SMD)placement automatiquesur une ou deux face(s)soudage à la vague ou en refusion
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 57
PCB : les composants
Soudage :à la vague :
déplacement d’une vague d’étain en fusion sur le PCB, soudant au passage les composants exposés.contraintes :
direction de la vague influe sur le placement et le sens des composants,hauteur des composants,espacements grands entre pastilles (ponts).
refusion :dépôt de pâte à braser (nécessite un plan de « solder paste »)placement (et collage) des composants,chauffage de la carte.
mixtes :refusion + vaguedouble refusiondouble refusion + vague
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 58
PCB : les composants
Les boîtiers :rectangulaire usuels (résistances, capacités, inductances, LED)
020104020603080512101812…réseaux
capacitéstantales : A / B / C … / E ou X / V / ..chimiques : A / B / .. / Gà piquer : spécifier l’écartement / diamètre des broches
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 59
PCB : les composants
Les boîtiers :CI carrés
QFP (Quad Flat Pack)PQFP (Plastic Quad Flat Pack)TQFP (Thin Quad Flat Pack)
espacement0,4mm0,5mm0,65mm0,8mm1mm
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 60
PCB : les composants
Les boîtiers :CSP / LGA
PLCC
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 61
PCB : les composants
Les boîtiers :Ball Grid Array
BGALBGAFBGAuFBGA
espacement0.4mm0.6mm0.8mm1mm1.27mm
broches40…>2100
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 62
PCB : les composants
Les boîtiers :CI en ligne (CMS)
SOSSOPTSOPTSSOP
espacement0,4mm0,5mm0,65mm
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 63
PCB : les composants
Les boîtiers :Transistors
SOT523SOT323SOT223SOT23
Leds060308051210PLCC2
SMA / SMB / SMC
-
21 oct. 2018 Alexis Polti SE302 © 2018 page 64
PCB : les composants
Conclusion :Phase critique : réalisation des bibliothèques.Les contraintes d’intégrité doivent être spécifiées en amont du design.Le routage doit pouvoir s’effectuer sous contraintes (process et IS)
DRC / ERConline / batch
Exemples de logiciels de CAO industriels :Expedition PCB (Mentor)Suite Allegro (Cadence)
Le routage n’est plus du dessin : c’est une phase critique de la réalisation des
systèmes électroniques (intégrité du signal)
Diapo 1Diapo 2Diapo 3Diapo 4Diapo 5Diapo 6Diapo 7Diapo 8Diapo 9Diapo 10Diapo 11Diapo 12Diapo 13Diapo 14Diapo 15Diapo 16Diapo 17Diapo 18Diapo 19Diapo 20Diapo 21Diapo 22Diapo 23Diapo 24Diapo 25Diapo 26Diapo 27Diapo 28Diapo 29Diapo 30Diapo 31Diapo 32Diapo 33Diapo 34Diapo 35Diapo 36Diapo 37Diapo 38Diapo 39Diapo 40Diapo 41Diapo 42Diapo 43Diapo 44Diapo 45Diapo 46Diapo 47Diapo 48Diapo 49Diapo 50Diapo 51Diapo 52Diapo 53Diapo 54Diapo 55Diapo 56Diapo 57Diapo 58Diapo 59Diapo 60Diapo 61Diapo 62Diapo 63Diapo 64