doctorat paristech thÈse telecom paristech architectures

Download Doctorat ParisTech THÈSE TELECOM ParisTech Architectures

Post on 04-Jan-2017

240 views

Category:

Documents

15 download

Embed Size (px)

TRANSCRIPT

  • 2012-ENST-0057

    EDITE - ED 130

    Doctorat ParisTech

    T H S E

    pour obtenir le grade de docteur dlivr par

    TELECOM ParisTech

    Spcialit Elctronique et Communications

    prsente et soutenue publiquement par

    Carina SCHMIDT-KNORRECKle 04.10.2012

    Architectures Radio-Logicielles appliques

    aux Rseaux Vhiculaires

    Directeur de thse : Raymond KNOPP

    JuryM. Jaques PALICOT, Professeur, SUPELEC, Cesson-Svign PrsidentM. Andreas HERKERSDORF, Professeur, Technische Universitaet Muenchen, Allemagne RapporteurM. Guido MASERA, Professeur, Politecnico di Torino, Italy RapporteurM. Renaud PACALET, Directeur dEtudes, Tlcom ParisTech, Sophia Antipolis Examinateur

    TELECOM ParisTechcole de lInstitut Tlcom - membre de ParisTech

  • To Daniel

  • ii

  • iii

    Abstract

    Today, wireless communication applications have become a major part in our life. Smartphones,

    for instance, support more and more applications allowing us to surf on the web or to talk to our

    friends at any place and at any time. New products compete by providing more applications in

    only one device that is smaller, lighter, cheaper and of higher performance than similar products

    on the market. Dealing with these requirements of reconfigurable radio architectures is a very

    challenging task. One solution can be found in the context of Software Defined Radio (SDR).

    Under its umbrella, flexible hardware platforms that support a wide range of different wireless

    communication standards are designed. The OpenAirInterface ExpressMIMO platform developed

    by Eurecom and Tlcom ParisTech is a very flexible SDR platform whose baseband processing

    engine is split over different DSPs to enable a fast and easy component replacement and compo-

    nent upgrade.

    The main objective of this thesis is to propose the first prototype of a receiver chain for the Ex-

    pressMIMO platform in general, and in particular to assess the applicability of the platform for

    latency critical standards. An interesting representative of such a standard is IEEE 802.11p. The

    work presented in this thesis is thus settled in the automotive context where efficient physical layer

    implementations of the IEEE 802.11p standard required for Car-to-Car and Car-to-Infrastructure

    communication are still an open research topic. The first contribution is a complete design of the

    IEEE 802.11p receiver implemented for the ExpressMIMO platform and was therefore serving

    as a proof of concept in general and in particular for standards operating on short data sets. Our

    results prove, that an efficient receiver design is feasible for various modulation schemes when

    applying a centralized control flow on the platform. Different design bottlenecks have been iden-

    tified and solutions to overcome these limitations are suggested.

    The combination of Car-to-Car and Car-to-Infrastructure communication with information about

    traffic jams or merchandising applications within only one device enables various new applications

    for future cars. Therefore we investigate on a possible multimodal execution of IEEE 802.11p and

    ETSI DAB. For the design of an appropriate scheduler it is of main importance to have first key

    figures at hand. We provide these figures based on a detailed runtime performance evaluation and

    enhance our obtained results by the derivation of scheduling guidelines and the presentation of a

    first scheduler prototype.

    Our analysis reveals that the Front-End Processing (FEP) engine is heavily charged and that the

    required configuration time outreaches the pure executing time for short vectors when consider-

    ing an FPGA target. To meet this challenge we introduce an Application Specific Instruction-set

    Processor (ASIP) as the solution of choice when dealing with strong latency requirements. The

    presented solution is not only compared to the programmable DSP engine but also to different

    solutions from academia. For design comparison we mainly focus on architectural differences and

    the runtime performance in terms of processing time.

    To complete the receiver chain we finally present a first Preprocessor prototype. The Preprocessor

    connects the external A/D, D/A converters with the remaining baseband engine and is responsible

  • iv

    among others for I/Q imbalance correction and sample rate conversion. In this context we present

    a generic, flexible and hardware optimized Sample Rate Converter (SRC) operating on fractional

    ratios with a resolution of 1 Hz between the sampling frequencies. The design supports up to four

    different receive and up to four different transmit channels and is based on bandlimited interpola-

    tion.

    Our results are finally generalized to ease the deployment of future standards on the ExpressMIMO

    platform.

  • v

    Rsum

    Aujourdhui, les applications de communication sans fil font partie de notre vie quotidienne. Les

    smartphones, par exemple, supportent de plus en plus dapplications qui nous permettent de surfer

    sur le web et de parler nos amis en tout lieu et tout moment. Principalement, les nouveaux pro-

    duits se concurrencent sur le nombre de leurs applications. Les autres facteurs determinants sont la

    taille, le poids et la performance qui sont compars au produits concurrents quon trouve dj sur

    le march. Rpondre aux contraintes des architectures reconfigurables nest pas toujours une tche

    aise. Des solutions existent dans le domaine de la radio logicielle (Software Defined Radio, SDR)

    o des plateformes flexibles qui prennent en charge un large ventail de diffrentes standards de

    communication sans fil peuvent tre conus. La plateforme OpenAirInterface ExpressMIMO qui

    est dveloppe par Eurecom et Tlcom ParisTech est une plateforme radio logicielle trs flexible:

    le traitement des operations dans la bande de base est rparti sur diffrents DSPs pour permettre

    un remplacement ou une mise jour des composants simple et rapide.

    Lobjectif principal de cette thse est de proposer le premier prototype dun rcepteur pour la

    plateforme ExpressMIMO, et dvaluer le potentiel de la plateforme pour les standards ayant des

    latences critiques en particulier. Un cas intressant dun tel standard est la norme IEEE 802.11p

    qui spcifie la communication entre plusieurs vhicules (Car-to-Car communication) ainsi que la

    communication entre les vhicules et linfrastructure (Car-to-Infrastructure communication). Le

    travail prsent dans cette thse se focalise donc en partie sur le domaine de lautomobile o les

    implmentations efficaces de la couche physique du standard IEEE 802.11p est encore un sujet de

    recherche ouvert. La premire contribution propose est la conception complte dun rcepteur

    qui est base sur le standard IEEE 802.11p et qui a t implmente sur la plateforme Express-

    MIMO. Ce system a donc servi de dmonstrateur la fois pour valider lensemble de la plateforme

    et en particulier lutilisation de standards qui emploient des vecteurs de petite taille. Nos rsultats

    prouvent quune conception efficace du rcepteur est ralisable pour des schmas de modulation

    diffrents lorsquun un contrle centralis existe sur la plateforme. Des goulots dtranglement

    ont pu tre identifis et des solutions ont t proposes pour surmonter ces limitations.

    La combinaison dans un seul dispositif de la communication inter-vhicules avec linformation

    sur les embouteillages ou sur la proximit de commerces permet diverses applications nouvelles

    pour les futures automobiles. Par consquent, nous tudions une possible excution multimodal

    du IEEE 802.11p et du ETSI DAB. Pour la conception dun ordonnanceur de tches appropri,

    il est dune importance principale voir un permier aperu chiffr des performances. Nous four-

    nissons des chiffres qui sont bass sur une valuation dtaille des performances dexploitation et

    nous utilisons ces rsultats pour dduire lordonnancement optimal et nous prsentons un premier

    prototype dordonnanceur.

    Notre analyse, lors des exprimentations sur une cible FPGA, rvle que le Front-End Process-

    ing (FEP) DSP est lourdement charg et que le temps de configuration requis dpasse le temps

    dexecution dans le cas doperations sur des vecteurs de petite taille. Pour relever ce dfi, nous

    proposons un Application Specific Instruction-set Processor (ASIP) comme solution lorsque les

  • vi

    contraintes de latence sont fortes. La solution prsente est non seulement compare au DSP

    programmable, mais aussi dautres solutions du monde universitaire. Pour la comparaison des

    conceptions nous nous concentrons principalement sur les diffrences dans les architecture et la

    performance dexcution en termes de temps de traitement.

    Pour complter la chane de rception, nous prsentons enfin un premier prototype de Prpro-

    cesseur DSP. Le Prprocesseur connecte les convertisseurs A/D et D/A avec les autres composants

    de la bande de base. Il est galement reponsable, entre autres, de la correction du dsquilibre

    entre les voies I et Q et du r-chantillonnage. Dans ce contexte, nous prsentons un convertisseur

    gnrique et flexible pour le r-chantillonnage (Sample Rate Converter, SRC) qui travaille sur

    des rapports fractionnaires de frquence dchantillonnage avec une rsolution de 1 Hz entre les

    frquences. La conception prend en charge jusqu quatre chanes diffrentes en transmission et

    en rcpetion et est base sur une interpolation bande limite.

    Nos rsultats sont finalement gnraliss et nous montrons que

Recommended

View more >