composants à réseaux logiques programmables
Post on 24-Jan-2016
69 Views
Preview:
DESCRIPTION
TRANSCRIPT
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
1
Composants à réseaux logiques programmables
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
2
Classification des circuits numériques
circuits logiquesstandards
74HC.....
microprocesseursmicrocontroleurs
PLD, CPLD,FPGA
Asic pré-diffusésAsic pré-caractérisés
Asic full custom
circuits àfonctionnementprogrammable
circuits àarchitecture
programmable etfaible temps dedéveloppement
circuits à temps dedéveloppement
important
Circuitsnumériques
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
3
Dénominations
- PLD (Programmable Logic Device)
- CPLD (Complex Programmable Logic Device)
- FPGA (Field Programmable Gate Array)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
4
Evolution technologique
- densité d'intégration: - 20 000 portes en 1985 4 000 000 en 2000.
- vitesse de fonctionnement :– 40 MHz en 1991 500 MHz en 2007.
- taille d'un transistor : - 1,2 µm en 91 65 nm en 2007.
- tension d'alimentation :- 5 V à 1,8 V.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
5
Codage d’une fonction combinatoire
• PLA (sommes de produits) ;
• LUT (mémoire) ;
• Multiplexeur.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
6
PLA (Programmable Logic Array)IIII
matrice OUprogrammable
matrice ETprogrammable
123 0O O O O
23 01
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
7
PLA (Programmable Logic Array)
I0 1I I0 1
ET
I
S
cc
ETS
V
ETS
ETS
1
0
O0 O0
ETS
1
ETS
0
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
8
LUT (Lock Up Table –mémoire-)IIII
matrice OUprogrammable
matrice ETfixée
23 0
123 0O O O O
liaison
1
fusibleintact
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
9
Multiplexeur
Sentrées deprogrammationde la fonction
1E E0
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
10
Technologie d’interconnexions
• Densité d’intégration ;
• Rapidité de fonctionnement (Ron, Cp) ;
• Facilité de mise en œuvre ;
• Rétention de l’information.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
11
Connexions non reprogrammables (OTP)
• Cellules à fusibles ;– Obsolètes
• Cellules à anti-fusibles ;– Rapidité ;– Densité d’intégration ;– Résistances aux radiations ;– Protection.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
12
Connexions reprogrammables
• Cellules EEPROM : – 5 transistors par cellule ;– Écriture sélective.
• Cellules flash EPROM :– 1 transistor par cellule ;– Écriture par blocs.
• Cellules SRAM :– Bénéficie de l’avancée technologique des mémoires ;– Volatile.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
13
Programmation sur site (ISP)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
14
Types de circuits
• PLD (Programmable Logic Device) ;
• CPLD (Complex Programmable Logic Device) ;
• FPGA (Field Programmable Logic Array).
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
15
PLD
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
16
Exemple de PLD
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
17
Exemple de PLD
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
18
CPLD ( MAX 7000)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
19
CPLD ( MAX7000 )
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
20
Structure des FPGA
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
21
Connexions dans un FPGA
BA
BL
BD
BH
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
22
Exemple de FPGA (Actel 54SX)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
23
Exemple de FPGA (Actel 54SX)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
24
Comparaisons
circuits MSI (à titre de
comparaison)
PLD (à titre de
comparaison)
CPLD FPGA
nombre de portes (ordre de grandeur)
100 150 40 000 5 000 000
vitesse de fonctionnement (ordre
de grandeur)
100 MHz 200 MHz 280 MHz 500 MHz
technologie de connexion
MOS à grille flottante
MOS à grille flottante
SRAM et antifusible
codage des fonctions PLA PLA et LUT LUT et MUX
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
25
Développement d’un projet
descriptiontextuelle ougraphique
compilation,vérification
simulationfonctionnelle(facultative)
placement, routage,simulation temporelle
programmation
vérification
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
26
Développement d’un projet
Propriété intellectuelle (4 à 5 par projet) :– IP Soft ;– IP Hard.
• Système sur puce (SoC ou SoPC ou SPoC)
• Protection contre le clonage.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
27
Constructeurs
• Altera
• Xilinx
• Actel
• Atmel
• Quicklogic
• Lattice
• Cypress
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
28
Les ASIC (Application Specific Integrated Circuit)
• Prédiffusés (gate array) :– nébuleuse de transistors.
• Précaractérisés (standard cell) :– Bibliothèques de cellules
• Full Customs.
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
29
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
30
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
31
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
32
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
33
Exemple de FPGA : la famille Excalibur (RISC 32 bits ARM922T)
top related