© esim eii-ismea1999 cours de logique combinatoire et séquentielle n° 1 plan formalismes algèbre...

© ESIM EII-ISMEA1999 cours de logique combinatoire et séquentielle

N° 1

Plan

Formalismes• Algèbre de Boole• Tables de vérité

Portes Logiques de Base (réalisation matérielle) • bipolaire, CMOS, ECL

Logique Combinatoire• Représentation des fonctions logiques• Simplification

Logique Séquentielle• notion de logique séquentielle• quelques exemples•méthodes de synthèse :

•Huffman•Grafcet•Pétri

Exercices


N° 2

Algèbre de Boole

+ 0 1 0 0 1 1 1 1

• 0 1 0 0 0 1 0 1

- opération unaire : le complément ou négation1 = 0

0 = 1

B

2) conjonction, produit logique ou intersection : A • B, A et B, A ^ B

non A, A, CA

E

- Ensemble de valeurs : 2 valeurs dites booléennes ou logiques notées 0, 1 ou VRAI et FAUX

- Opérations binaires :

1) disjonction, somme logique ou réunion : A + B, A ou B, A v B, A


N° 3

Axiomes et Propriétés

associativité + : (A + B) + C = A + ( B + C) • : (A • B) • C = A • (B • C)

commutativité + : A + B = B + A • : A • B = B • A

éléments neutres : - 0 pour + : A + 0 = 0 + A = A - 1 pour • : A • 1 = 1 • A = A

distributivité- • / + : A • ( B + C) = A • B + A• C - + / • : A + (B • C) = (A+B) • (A +C)

A + A = 1

A • A = 0

idempotence A + A = A A • A = A

involution A = A

Absorption A + A • B = AA • (A + B) = A _A + A • B = A + B _A • ( A + B) = A • B

Théorème de Morgan

AB

AB

= A + B = A • B

A • B = A + B =


N° 4

Niveaux Logiques

0 1 3 2 4 5

0 1 3 2 4 5

TTL Bipolaire

CMOS

VCC = +5 V5%

VDD = +5 V

VDD = +12 V

0 2 6 4 8 10 12 0 - 1 - 3 - 2 - 4 - 5

ECL

VEE = - 5.2 V (5%)

Etat logique (0,1) <=> potentiel électrique (haut,bas) 1 <=> niveau haut, 0 <=> bas : logique positive 1 <=> niveau bas, 0 <=> haut : logique négative

niveau logique en sortie des portes

niveau logique en entrée des portes


N° 5

Portes de Base: et, ou, nonet, nonou

A

B

S = A • BA B A et B0 0 01 0 00 1 01 1 1

A B A nonet B0 0 11 0 10 1 11 1 0

A

BS = A + B = A ou B

A B A ou B0 0 01 0 10 1 11 1 1

S = A • BA

B

A

B S = A + B = A nonou B

A B A nonou B0 0 11 0 00 1 01 1 0

nonet système complet

A AA

B A • B

A

BA+B

A AA

BA•B

A

B A+B

nonou système complet


N° 6

Portes Logiquesouex

A

BS= A + B = A•B + A•B = A ouex B

A B A ouexc B0 0 01 0 10 1 11 1 0


N° 7

Variables Booléennes

• variable booléenne x : quantité qui peut prendre 2 valeurs ex. 0 ou 1, Haut, Bas souvent on utilise 0 ou 1. On dit que c'est un digit binaire (bit). • vecteur booléen <=> plusieurs variables booléennes X = (x1, x2, ...,xn). C'est un élément de {0,1}n

X = (x,y,z)

(1,0,0)

(1,0,1)x

y

z

0 1

1

1(0,1,1)

(0,1,0)

(0,0,1)

(1,1,0)

(0,0,0)

{0,1}n définit les 2n sommets d'un hypercube dedimension n

2 sommets sont adjacents sileurs coordonnées diffèrent sur 1 seuledimension

(1,1,1)


N° 8

Fonctions Booléennes

fonction booléenne:Fonction de {0,1}n vers {0,1}

Fonctions de Base :Ou, ET, NONOn démontre que toute fonction booléenne peut s'exprimer comme unecombinaison des fonctions OU, ET, NON=> les fonctions OU, NON, ET constituent une base pour les fonctions booléennes

NONET constitue un système complet.NONOU constitue également un système complet


N° 9

Représentation des Fonctions Booléennes

• Table de vérité

• Formes canoniques : - développement par les "1"- développement par les "0"

• Tableau de Karnaugh• Graphe Cartésien


N° 10

Table de vérité1ère forme canonique

Y = f(X1,X2,X3)

Y = X1 X2 X3 + X1 X2 X3 + X1 X2 X3

Développement par les "1"

Développement en mintermes :somme de produits

X1 X2 X3 Y Y

0 0 0 1 0

0 0 1 1 0

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 0 1

1 1 0 0 1

1 1 1 0 1


N° 11

Fonctions Logiques2ème forme canonique

X1 X2 X3 Y Y

0 0 0 1 0

0 0 1 1 0

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 0 1

1 1 0 0 1

1 1 1 0 1

Y = (X1+X2+X3) ( X1+X2+X3) (X1+X2+X3)(X1+X2+X3) (X1+X2+X3)

Y =

X1

X2

X3

X1

X2

X3

X1

X2

X3

X1

X2

X3

X1

X2

X3

• • • •

Y =

X1

X2

X3

X1

X2

X3

X1

X2

X3

X1

X2

X3

X1

X2

X3

Développement en produit de sommes =>Développement en maxtermes


N° 12

Représentation de Karnaugh

• Représentation permettant de mettre en évidence les points adjacents de l'hypercube dans lequel la fonction est définie

xx

0 1 0 1

cases adjacentes

x

y

xy

• chaque case correspond à un sommet de l'hypercube• la valeur en ce sommet pour la fonction y est inscrite (1 ou 0)• cases adjacentes sont facilement identifiables : passage d'1 case à la suivante 1 seule variable change• cases extrêmes adjacentes

0 1 f = x

0 10 1

1

0

1 1

0

0

0 f = xy

x2,x100 01 11 10

0

1

xy

z

0

1

11

0

1

x3

1

1 0

0 0

0

Y = X1 X2 X3 + X1 X2 X3 + X1 X2 X3


N° 13

Simplification de Karnaugh

x2,x100 01 11 10

0

1

0

1

x3

1

1 0

0 0

0

synthèse par les "1" :• regroupement maximal des cases adjacentes comportant des "1"

Y =X1

X1

X2

X3 synthèse par les "1"

x2,x100 01 11 10

0

1

0

1

x3

1

1 0

0 0

0

Synthèse par les "0"• regroupement maximal des cases adjacentes comportant des "0"

Y =X1

X2

X3

x2x3

x1

x3x1

x1x2

Le choix de l'une ou l'autre solutiondépend de la facilité des regroupementset de leur nombre

Y =X1 X2

X3


N° 14

Aléas de commutation

• Exemple :

A

AS = A + A = 1

S = A + A = 1

A

A

S


N° 15

Aléas de commutation (suite)

• Exemple : B,A

00 01 11 10

0

1

0

0

C

1

0 0

1 1

1 Y = AB + BC

Problème lors de la commutation sur B lorsque A et C sont à 1

Solution : Ajouter un terme produit Y = AB + BC + AC

De manière générale il y a pb de commutation lorsqu ’est présent dans une expression logique une variable et son complément


N° 16

Logique Séquentielle

• Dans un circuit combinatoire, l'état de la sortie dépend exclusivement de l'état courant des entrées• Il n'y a pas de mémorisation

• dans un circuit séquentiel, la sortie dépend aussi de la séquence passée des états des entrées

• La prise en compte des séquences de stimuli passées se fait à l'aide de dispositifs de mémorisation

• exemples de cellules de mémorisation : - bascule RS - bascule D - compteur - registre à décalage


N° 17

Limites de la logique combinatoire

• Soit le système suivant :

F ?M

A

S = F (M, A) ?

M A S0 0 01 0 10 0 10 1 0

Pb si S fonction de A et B


N° 18

Limites de la logique combinatoire (suite)

F ?M

A

S(t+1) = F (M, A, S(t) ) ?

Solution : S fonction de M, A, S M A S(t) S(t+1)

0 0 0 0

1 0 0 1

1 0 1 1

0 0 1 1

0 0 1 1

0 1 1 0

0 1 0 0

0 0 0 0

A, M00 01 11 10

0

1

0

0

S

1

0 1

1 X

X S(t+1) = M + AS(t) par les 1

S (t+1)= A . (M + S(t)) par les 0

S(t)


N° 19

Synthèse d ’une bascule RS

S = M + AS par les 1

à l ’aide de Nand

S = A . (M + S) par les 0

à l ’aide de Nor

M

A

S =

A

M

S =

Etat mémoire pour M = A = 0

Etat mémoire pour A = M = 0


N° 20

Limite des limites

• Soit le système suivant

Pbs si S fonction de I et Y

F ?I

I Y0 01 10 11 0

La sortie S change à chaque impulsion de I

Y

Y+ ?I

Y

Y

I Y Y+0 0 01 0 11 1 10 1 10 1 11 1 01 0 00 0 0


N° 21

Limite des limites (suite)

• Solution Ajout d ’une variable de sortie interne : Y+ = F (I, X, Y)

IY

X

X, Y00 01 11 10

0

1

0

0

I

1

0 1

1 0

1

Y+ = I Y + I X + XY

00 01 11 10

0

1

1

1

I

0

0 1

0 1

1

X+ = X + I Y

X I Y Y+ X+0 0 0 0 00 1 0 1 00 1 1 1 00 0 1 1 11 0 1 1 11 1 1 0 11 1 0 0 11 0 0 0 0

Y+ ?

X+ ?X

X, Y


N° 22

LA FONCTION MEMOIRE

LA BASCULE R S

S

R

Q

Q

Fonction mémoire

Table de vérité

R S Q Q

0 0 1 1

0 1 0 1

1 1

1 0

0 1

01

1 1 1 0

grrr!


N° 23

LA FONCTION MEMOIRE

Synchronisation sur niveau (latch)

•Ajout d ’un signal G tel que :

•pour G = 1 activation des entrées R et S=> fonction RS

•pour G = 0 inhibition des entrées R et S => fonction mémoire

S

R

Q

Q

G

1 1 11 1

R S Q Q

X X mémoire

1 0 0 1

0 1

0 0

1 0

mémoire

G

00

1

1

1

Table de vérité

Grr!


N° 24

• LA « BASCULE D » ( transparent latch)

LA FONCTION MEMOIRE

XQ

Q

G

Table de vérité

D G Q Q

X 0 mémoire

0 1 0 1

1 1 1 0

On supprime R =S =1 donc Q= Q =1 !!!

D

YOUF!


N° 25

LA FONCTION MEMOIRE

• LA BASCULE D ( transparent latch)

• ChronogrammeH

G

Q

Transparent Transparent

Latch LatchLatch


N° 26

LA FONCTION MEMOIRE

Transparent latch avec Entrées Asynchrones

D

G

Q

Q

Mise à zéro ( clear)

Mise à un ( preset)


N° 27

LA FONCTION MEMOIRE

Autre Solution : empêcher que R et S soir actifs simultanément en utilisant Q et Q

Q

QS

R

G

Attention : oscillations si R=S=1 et G =1

Grr!


N° 28

H1

LA FONCTION MEMOIRE

bascule JK maître esclave (principe)

J

K

H

Q

QH2

P1 P2


N° 29

LA FONCTION MEMOIRE

• Chronogramme:– Principe : Porte 1 a une tension de seuil plus faible que Porte 2

H

H1

H2

H1=1 J et K active sur RS1

H2=1 RS2 recopie RS1


N° 30

LA FONCTION MEMOIRE

• EN RESUME:

– A partir de fonction simples nous savons réaliser :

» des bascules RS

» des bascules D et JK

– Elles sont sensibles à l ’état d ’une horloge:

» ces bascules sont du type LATCH

– Bien sûr Il est utilisé des bascules sensibles au front de l ’horloge

» de type EDGE TRIGGERED


N° 31

FONCTIONS DE BASE bascule D

D

Ck

Q

/Q

Pr

Cr

SYMBOLE

D : Entrée synchrone de la basculeCk: Horloge active sur front montantPr : Entrée asynchrone mise à unCr: Entrée asynchrone mise à zeroQ et /Q: sorties

DESCRIPTION

FONCTIONNEMENT ASYNCHRONE

Q recopie D sur front montant de H

FONCTIONNEMENT SYNCHRONE

Si Pr active alors Q=1 Si Cr active alors Q=0

Table de vérité

D Ck Qn+1

X - Qn

0 0 1

1 1 0

Qn

Qn+1


N° 32

Bascule D ( chronogramme)

Prise en compte de l'entrée D sur le frontmontant de l'horloge

Clk

D

Q

D

Ck

Q

/Q

Pr

Cr


N° 33

FONCTIONS DE BASE bascule JK

J

K

Ck

Q

/Q

Pr

Cr

SYMBOLE

J : mise à un synchrone K : mise à zéro synchroneCk: Horloge active sur front descendantPr : Entrée mise à un asynchrone Cr: Entrée mise à zéro asynchroneQ et /Q: sorties synchrones

FONCTIONNEMENT ASYNCHRONE

Si J = 1 et K = 0 alors Q = 1Si J = 0 et K = 1 alors Q = 0 Si J = 1 et K =1 alors Qn+1= QnSi J = 0 et K = 0 alors Qn+1= Qn

FONCTIONNEMENT SYNCHRONE

Si Pr active alors Q=1 Si Cr active alors Q=0

DESCRIPTION

Table de vérité

1 1

K Clk Qn+1 Qn+1

0 Qn

1

0

1

1 0

J

0

1

1

0

Qn

Qn Qn


N° 34

APPLICATIONS

• Synthèse d ’une bascule D en JK

• synthèse d ’une bascule T en JK

• Synthèse bascule JK à partir d ’une bascule D

• Registre à décalage

• Synthèse d ’un compteur asynchrone

• Synthèse d ’un compteur synchrone


N° 35

APPLICATIONS

• Synthèse d ’une bascule D en JK

J

K

Ck

Q

/Q

Pr

Cr

D

Si D= 1 alors J = 1 et K = 0 => Q = 1Si D=0 alors J = 0 et K = 1 => Q = 0Active sur front descendant


N° 36

APPLICATIONS

• Synthèse d ’une bascule JK en D

D

Ck

Q

/Q

Pr

Cr

K

J

D= J.Q + K.QActive sur front montant


N° 37

APPLICATIONS

• Synthèse d ’une bascule T en JK

T

Ck

Q

/Q

Pr

Cr

SYMBOLE

J

K

Ck

Q

/Q

Pr

Cr

T

Si T = 1 alors J = 1 et K = 1 => Qn+1 = Qn ( toggle)Si T =0 alors J = 0 et K = 0 => Qn+1 = Qn


N° 38

APPLICATIONS

• Registre à décalage: – suite de N bascules connectées tel que:

» D(n) = Q(n-1) et ck(n)=ck(n-1)=clk

– Une seule entrée Din , N sortie Q0…..QN-1

D

Ck

Q

/Q

Pr

Cr

D

Ck

Q

/Q

Pr

Cr

D

Ck

Q

/Q

Pr

Cr

D

Ck

Q

/Q

Pr

Cr

Din

Clk

Q1 Q2 Qn-2 Qn-1


N° 39

Registre à décalage

1

0 1

1

0

0 1

1

0

0

1

1

0

0

0

1

0

0

0

0 t 0

t 0 + 1

t 0 + 2

t 0 + 3

t 0 + 4

H

1011

Application : conversion port série en port parallèlemultiplication ou division par deux


N° 40

APPLICATIONS

• Compteur: est composé de N bascules connectées de telle façon

que le nombre binaire représenté par les sorties Q0---Qn-1

s’ incrémente de 1 à chaque coup d ’horloge

• Exemple compteur 3 bits

COMPTEUR3 BITS

Q0

Q1

Q2

Clk

Table de vérité

Q2 Q1 Q0

0 0 10100110001101011111

0 0 0


N° 41

APPLICATIONS

• Synthèse asynchrone:– basée sur la remarque que la bascule N+1 change d ’état sur un front

descendant de Qn:

» On se sert de la sortie Q de la bascule N comme horloge de la bascule N+1

Table de vérité

Q2 Q1 Q0

0 0 10100110001101011111

0 0 0

Exercice : synthèse du compteur 3 bits en bascule D comment obtenir un décompteur ?


N° 42

APPLICATIONS

• Synthèse synchrone:– toute les bascules ont la même horloge

– en remarquant que la bascule N change d ’état si les Qn-1 sont à1

Table de vérité

Q2 Q1 Q0

0 0 10100110001101011111

0 0 0

Exercice : synthèse du compteur 3 bits en bascule T


N° 43

CONCEPTION DES CIRCUITS SEQUENTIELS

• Etat stable Y(t) = y(t)

• Etat transistoire Y(t) = y(t)

• Sorties Z= f( X(t),Y(t))

X Z

Tau

yYLOGIQUE COMBINATOIRE

SYSTEME SEQUENTIEL


N° 44

SYNTHESE : PRINCIPE

• y= g(X,Y) règles d ’évolution des états

• Y(t+tau) = y(t)

• Z= f( X,Y) Sorties

X Z

Tau

yY

f()

g()


N° 45

SYNTHESE

• Z= f(Y) Machine de MOORE

• Z= f(X,Y) Machine de MEALY

fCIRCUIT

COMBINATOIRE

X

Y

Z

y

Y

Tau

gCIRCUIT

COMBINATOIRE

CIRCUIT SEQUENTIEL


N° 46

SYNTHESE

• Modèle ASYNCHRONE

CIRCUIT COMBINATOIRE

CIRCUIT SEQUENTIEL

X

Y

Z

• Synthèse : – Equations logiques

– Bascules RS


N° 47

SYNTHESE

• Modèle SYNCHRONE:


CIRCUIT SEQUENTIEL

X

Y

Z

Clk

• Synthèse :– Bascules D, JK


N° 48

METHODE D’HUFFMAN

• Circuit à Réaction Directe

X Z

yY

f()

g()

• Y variables secondaires

• y variables d’excitation

• y=g(X,Y) Matrice des adresses

• Z=f(X,Y) Table de sorties


N° 49

METHODE D’HUFFMANDétermination des fonctions f et g

• Fonction g:– Graphe d’états

– détermination des équations des variables d’excitations

• Fonction f:– Table de vérité

– détermination des équations des sorties


N° 50

GRAPHE DES ETATS STABLES

• Etat stable représenté par un cercle numérotéaccompagné des valeurs des entrées/sorties

• L’évolution par une flèche

X1..Xn

S1...Sn

1

• règle d’évolution: une seule variable d’entrée change à la fois– Souvent, seule la variable concernée est indiquée

m

Vecteur d’entrée

Vecteur de sortie

Variable d’entrée


N° 51

EXEMPLE SYSTEME MARCHE /ARRET

• Graphe d’états

0 1

0

M A

Z

1

2

3

4

5

0 0

0

1 0

1

0 0

1

1 1

0


N° 52

ELABORATION DE LA MATRICEDES ADRESSES

• Pb: Trouver le nombre de variables secondaires

• 1) Transcrire le graphe dans la matrice

MA

1

1 2

23

3 4

45

5

5

4

2

2 4


N° 53


• 2) Fusion des lignes

• Règle: – fusionnable si pas d’état de nature différente

dans la même colonne.

4

1

5 2

3

A

1

2

3

4

5

M

1

1 2

23

3 4

45

5

5

4

2

2 4

M

1 2

23

4

45

5

A


N° 54


• Matrice fusionnée:

AM

1 2

23

4

45

5

Y

Nombre de lignes = 2 variables secondairesN

Une variable secondaire Y ( N=1 )

• Codage d’adresses:A

M

00 0

Y

01 1 11 0 10 0

00 1 01 1 11 0 10 0


N° 55

SYNTHESE PAR EQUATION LOGIQUE

AM

0

Y

1 0 0

1 1 0 0

• y = g(M,A,Y)

y = /A.M + /A.Y

AM

1 2

23

4

45

5

Y


N° 56

SYNTHESE PAR EQUATION LOGIQUE

0 10

M A

Z

1

2

3

4

5

0 0

0

1 0

1

0 0 1

1 1

0

AM

1 2

23

4

45

5

Y

A

• Z = f(M,A,Y)

M

0

Y

- 0 0

1 1 - - Z = Y


N° 57

SYNTHESE PAR BASCULE

AM

1 2

23

4

45

5

Y

AM

00 0

Y

01 1 11 0 10 0

00 1 01 1 11 0 10 0

M

M0

Y

P1 M0 M0

M1 M1 P0 P0

A

ETATS STABLES :

Maintien à 0

Maintien à 1

ETATS TRANSITOIRES :

Passage à 0

Passage à 1


N° 58

SYNTHESE PAR BASCULE RS

M

M0

Y

P1 M0 M0

M1 M1 P0 P0

A

• Maintien à 0 : S = 0, R = • Maintien à 1 : R = 0, S =

• Passage à 0 : S = 0, R = • Passage à 1 : R = 0, S =

M

0

Y

1 0 0

0 0

AM

Y

0 0 0 1 1

A

SY= M*/A RY= A


N° 59

SYNTHESE SYNCHRONE PAR BASCULE D

M

M0

Y

P1 M0 M0

M1 M1 P0 P0

A

• Maintien à 0 : D=0• Maintien à 1 : D=1

• Passage à 0 : D=0• Passage à 1 : D=1

Dy= M*/A + /A*Y

Q recopie D sur le front montant de H

M

0

Y

1 0 0

1 1 0 0

A

Les transitions d’états sont sur le front montant d’une horlogeLes transitions d’états sont sur le front montant d’une horloge

>H

D Q

/Q


N° 60

SYNTHESE SYNCHRONE PAR BASCULE JK

M

M0

Y

P1 M0 M0

M1 M1 P0 P0

A

• Maintien à 0 : J = 0, K= • Maintien à 1 : J = , K =0

• Passage à 0 : J = , K = • Passage à 1 : J = 1, K =

M

0

Y

1 0 0

AM

Y

0 0 1 1

A

JY= M*/A KY= A


N° 61

RESEAUX DE PETRI

• définition

• Représentation

• Règles


N° 62

RESEAUX DE PETRIDEFINITIONS

• Quadruplet < P,T, >

– P = ensemble fini non vide de places

– T = ensemble fini de transitions

– = ensembles d’arcs reliant les places et les transitions

» = relation d’incidence avant

» = relation d’incidence arrière


N° 63

RESEAUX DE PETRIREPRESENTATION

• une place est représentée par un cercle

• une transition est représentée par un trait

• un arc est représenté par une flèche


N° 64

RESEAU DE PETRIREGLES DE CONSTRUCTION

• Une transition a au moins une place d’entrée qui peut être partagée avec d ’autres transitions

• Aux transitions, on associe les évènements susceptibles de les valider (appréhension)

• Aux places on associe des états de sorties ( configuration)

t

M


N° 65

RESEAU DE PETRIREGLES DE MARQUAGE

• Le marquage d’une place est représenté par des marqueurs ( flags, jetons, etc) :

– Convention: Le marquage s’effectue par un point

• Ils ne peuvent être que dans les places

• L’ensemble des marqueurs représente l’état du réseau


N° 66

RESEAU DE PETRIREGLES D’EVOLUTION DU MARQUAGE

• Une transition est franchissable s’il existe au moins une marque dans chaque place d’entrée de la transition

• La transition sera franchie si elle est validée

• Le franchissement prélève une marque dans chaque place source et ajoute une marque dans chaque place d’arrivée

• Il faut obligatoirement un marquage initial.


N° 67

RESEAU DE PETRIEVOLUTION DU MARQUAGE EXEMPLE(1)

• Déplacement des marqueurs si T est valide

t t


N° 68

RESEAU DE PETRIEVOLUTION DU MARQUAGE EXEMPLE(2)

• Si franchissement de t1 => franchissement t2 impossible

t1

t2

t1

t2


N° 69

RESEAU DE PETRIDIFFERENTS TYPES DE RESEAU

• On remarque que dans l ’exemple 1 :– le franchissement de la transition a changé le nombre de marqueurs

• On remarque que dans l ’exemple 2 :– le franchissement de t1 met fin à la validation de t2

• On imagine facilement que dans certaines conditions on puisse arriver à une impasse.


N° 70

RESEAU DE PETRIDIFFERENTS TYPES DE RESEAU

• Nous étudierons alors des réseaux conformes :

– Réseaux vivants :

» A partir d ’un marquage initial et des marquages à venir, toute transition sera franchissable ( absence de blocage)

– Réseau saufs :

» A partir d ’un marquage initial et des marquages à venir, aucune place ne possèdera plus d ’un marqueur ( bien adaptés aux systèmes binaires)


N° 71

RESEAU DE PETRI SIMPLIFIEPRINCIPE GENERAUX

• Limitation des types de noeuds

• Une place ne contient qu’un seul marqueur

• Règles d’évolution simplifiées


N° 72PRINCIPAUX TYPES DE NOEUDS

• Simple

• Jonction

• distribution

• sélection

• Attribution


N° 73

PRINCIPAUX TYPES DE NOEUDS(suite)

• transfert

• distribution jonction

t t

t


N° 74

PRINCIPAUX TYPES DE NOEUDS(suite)

• attribution sélection

t2t1 t1t2


N° 75

• Grafcet :– simple

– jonction

– distribution

– sélection

– attribution

• Graphes d’états PETRI simplifié:– simple

– sélection exclusive

– attribution

APPLICATIONS


N° 76

PETRI simplifiéGraphe d’états (exemple)

• numérotation des place

• Attention: – passage d’un état à un autre instantané

– sélection : condition exclusive

a

bc*/b /a

3

1

2

4

5

/c c

Z=1


N° 77

PETRI SIMPLIFIESYNTHESE

• Utilisation des mémoires de base:

– Bascule RS

– Bascule JK

– Bascule D

• Méthode ASYNCHRONE: RS

• Méthode SYNCHRONE : JK, D– Evolution du réseau en synchronisme avec une horloge


N° 78

SYNTHESEPRINCIPES GENERAUX

• Synthétiser le système sous la forme suivante:


CIRCUIT SEQUENTIEL

X

Y

Z


N° 79

PETRI SIMPLIFIEMETHODOLOGIE

• Établir le réseau de PETRI du système

• Choisir le principe de réalisation:– asynchrone

– synchrone

• Choisir l’adressage : Affectation des places

• Choisir les bascules

• Établir les équations logiques d’évolution du graphe– circuit séquentiel

• Établir les équations logiques des sorties– circuit combinatoire


N° 80REGLE D’EVOLUTION

• règle d’évolution :

– marquage de Pi si Pi-1 marquée et transition t active

– démarquage de Pi

• Cas du noeud simple:

t t t


N° 81

SYNTHESEAFFECTATION DES PLACES

• Deux méthodes

– A une place on affecte une mémoire

» N cases donc N mémoire

– à une place on affecte une combinaison binaire

» N places donc Y mémoires avec 2 >= N


N° 82

AFFECTATIONUNE PLACE UNE BASCULE

• On associe une bascule Yi à chaque place

• Une marque est représentée par la bascule à l’état 1

• règle d’évolution:– mise à 1 de Yi si Yi-1=1 (marquée) et transition t active

– Puis mise à zéro de Yi -1 ( démarquage) si Yi =1

YiYi-1

Pi-1 Pi+1Pi

Yi+1

t+1t


N° 83


• Méthode asynchrone :– synthèse en RS

» S=1 mise à 1

» R=1 mise à 0

S

R

Q

/Q

S

R

Q

/Q

& S

R

Q

/Q

&&

t1 t2


N° 84


• Méthode synchrone :– synthèse en JK:

» J= 1 mise à 1

» K=0 mise à 0

J

K

Q

/Q

&

Ck

J

K

Q

/Q

&

Ck

t1 t2


N° 85

AFFECTATIONUNE PLACE UNE ADRESSE

• On associe un code binaire à chaque place:– un seul marquage par place

• Exemple:– appui sur I alors S=1

– appui sur I alors S=0

I

I

I

I

Y X

0 0

0 1

1 1

1 0

1

2

3

4

S

S


N° 86

SYNTHESE UNE PLACE UNE ADRESSE

• Méthode synchrone:– le passage d’une transition

s’effectue en synchronisme avec l’horloge


CIRCUIT SEQUENTIEL

X

Y

Z

Clk


N° 87

SYNTHESE DU CSPRINCIPE

• Choisir le code des places dans un tableau de Karnaugh

• prendre des codes adjacents si possible

I

I

I

I

Y X

0 0

0 1

1 1

1 0

1

2

3

4

S

S

X

Y

1 2

34


N° 88

SYNTHESE DU CSPRINCIPE

• Codage des variables d’évolution du système séquentiel

I

I

I

I

Y X

0 0

0 1

1 1

1 0

1

2

3

4

S

S

X

Y

1 2

34 Y

• Maintient à 0 - Maintient à 1

• Passage à 0 - Passage à 1

Sous conditions

X

Y

I

I

P1 M1

P0M0

X

I

I

M0 P1

M1P0


N° 89

SYNTHESE DU CSEN BASCULE D

• Q recopie D sur front montant de l’horloge

• Dx = ?

I

I

I

I

Y X

0 0

0 1

1 1

1 0

1

2

3

4

S

S

X

Y

1 2

34

• Codage des 1

• Dx = /X*/Y*I + X*/Y + X*Y*/I

X

Y

I 1

I0

X

Y

I

I

P1 M1

P0M0


N° 90

SYNTHESE DU CSEN BASCULE D

• Q recopie D sur front montant de l’horloge

• Dy = ?

I

I

I

I

Y X

0 0

0 1

1 1

1 0

1

2

3

4

S

S

X

Y

1 2

34

• Codage des 1

• Dy = X*/Y*/I + X*Y + /X*Y*I

X

I

I

M0 P1

M1P0

X

Y

0

I 1

I


N° 91

SYNTHESE DU CC

• Décodage des sorties fonction des variables secondaire.

• S = f(X,Y)

I

I

I

I

Y X

0 0

0 1

1 1

1 0

1

2

3

4

S

S

X

Y

1 2

34

X

Y

1

1

0

0

• La sortie vaut 1 pour les états 2 et 3

• S= X

© esim eii-ismea1999 cours de logique combinatoire et séquentielle n° 1 plan formalismes algèbre...

Documents